【摘要】：这些智能驱动器技术通常都会用作IP设计到FPGA或ASIC中。但问题是CMOS的制造工艺无法形成非常精确的电阻。因此，设计工程师应该询问内置在CMOS驱动器或接收器内匹配电阻的允差。但还不清楚这些元件是否能够获得像分列电阻那样精确匹配情况下的良好EMC性能。其目的是要降低电源的消耗。但我们至今还不太清楚基于这种新型驱动器技术所做的任何EMC测量的结果如何。
有些IC内置有智能输出元件（例如由Xillinx公司生产的Vertex-II FPGA和Rocket I/O）。可以通过编程来改变它们的输出阻抗来与PCB上的传输线相匹配。这些元件在用反射波开关型传输线时不需要任何串联电阻。有些IC在它们的输出驱动器上还设有在片电压倍增器。因此它们既可以使用经典的终端法，而又不会损失50%的信号电压。这些设计都会给出最好的EMC性能（在所有其他条件都相同的条件下）。这些智能驱动器技术通常都会用作IP设计到FPGA或ASIC中。
但问题是CMOS的制造工艺无法形成非常精确的电阻。因此，设计工程师应该询问内置在CMOS驱动器或接收器内匹配电阻的允差。并在他们的设计中按照最恶劣条件进行设计。
最近，已有制造厂商展示了可以将输出和输入阻抗自动调节到最佳SI的，有内置输出驱动元件的原型IC。但还不清楚这些元件是否能够获得像分列电阻那样精确匹配情况下的良好EMC性能。(www.xing528.com)
在2004年7月，一个名为Adiabatic Logic Ltd的公司曾声称，将要开发一种称之为Adiabatic（绝热的）的数字驱动器。这种驱动器设计的基本概念是，使用反射波开关型传输线。但不将它们的反射信号边沿终止于电阻上，代替的是将它们把反射信号的能量返送到本机电源。其目的是要降低电源的消耗。在由电池供电的产品中，这种设计更能体现出它的优越性。但我们至今还不太清楚基于这种新型驱动器技术所做的任何EMC测量的结果如何。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
