噪声与抗扰度问题在设计中的重要性

设计工程师往往只是当处理高数据率或高频正弦波时才会考虑使用传输线技术。但如前所述，对数字信号而言，真正关键的是它们的上升/下降时间，而不是它们的时钟或数据率。但是传输线的使用不仅可以降低由噪声所引起的发射，而且还可以用来改善信号完整性。为了获得良好的EMC性能也是使用传输线的重要原因之一。

数字IC时时都在经受地反弹以及与之等效的限值反弹的骚扰（有时称之为限值崩塌噪声）。这个噪声中的很大一部分被称之为同步开关噪声（SSN）或同步开关输出（SSO）。无论在什么时候，一个输出插针改变它的逻辑状态时，它从它的IC的0V和电源所汲取的电流终就会通过它们间的互连接流回到PCB的0V和电源。由这些通路中的电感所引起的电压降都会使得IC的内部0V和电源限值随着输出端口的变化而发生相对于PCB限值的弹跳。图2-5-9中所示的是一个地反弹过程。限值反弹所引起的原因与之相同。

图2-5-9 为什么会产生地反弹

（一个逻辑高向逻辑低过渡的例子）

上述的情况意味着这样一个事实：一个器件的输出插针上的高低逻辑电平（我们通常假定为静态电平）会由于同一个IC上的其他输出的改变而变得非常噪扰。有时制造厂商会把SSN/SSO的技术指标列在它们的数据手册中。这些给出数据值是通过测量IC上的一个插针的静态输出的同时，将所有其他的输出按要求驱动负载阻抗条件下，以一定的转换速率改变状态时所获得的。从考虑信号完整性出发，重要的是要确保SSN/SSO不能大于该静态输出所连接器件的逻辑阀值。但这个条件并不是总能获得的。有时为了可靠性的原因，有必要通过改变一个产品（器件）的软件程序来减少同一时间上一个器件上改变状态的输出数目。(www.xing528.com)

在数字IC中的核心逻辑处理通常不会与任何输出直接相连接。但是，它的运行会对一个IC所汲取的电源电流进行调制，因而增加了地和电源弹跳噪声。有些Xillinx的FPGA的核心逻辑（可能还应包括许多其他制造厂商的IC产品）对电源电流的要求可能短到仅为50ps。这等效于将噪声频谱延伸到至少为13GHz的范围。

所有上述这些也都意味着，即便是静态数字信号也可以受到非常高频率噪声的污染。当这个噪声沿着一个没有正确匹配的传输线线条上传播时，线条的意外天线效应可以使它们变成一个发射源。因此，有必要对这些线条采取一定的技术处理：要么将这类噪声从线条中滤去（请参阅后面的讨论），要不然就应该将这些线条设计成匹配传输线。这两种技术处理都可以降低线条的意外天线效应。

在讨论传输线连接中，抗扰度是一个很少讨论到的问题。但是，通过把一个线条按照匹配传输线方式处理，特别是带状线，会大大降低它的意外天线效应。从而也就大大改善了它所携载的模拟信号或数字信号的抗扰度。

例如，PCB上的一个复位线，通常被考虑为是一个典型的静态线。它仅在偶然的情况下才会改变状态。但它的长度有时会很长，而使它变成为一个非常有效的意外天线（假如未对它进行传输线处理的话）。因此，它可以形成一个高效高频率的地反弹噪声发射器。而这些很高频率的地反弹噪声就是来自于与它相连的某个（某些）IC的内部。反过来，它的很长的长度以及良好的意外天线特性也可以很容易地通过它的走线路径而将骚扰信号引进一个IC，并引起它的错误运行。极端情况下，甚至造成它的损坏。后面我们专门设有一个小节来详细讨论这个问题。

对所有连接到IC的静态线条进行滤波，可以很容易地防止这些EMC问题的出现。但对一个PCB上的所有非传输线线条进行滤波并不总是可行的。这也进一步证明，为了降低它们作为一个意外天线的有效性，把它们作为传输线处理的必要性。