电路优化 ：去耦电容的最佳位置

一般的原则是，去耦电容必须尽一切可能靠近它们所要去耦的元器件的0V和/或电源插针，以及在硅片上的元器件所看到的电流环路中的总电感降至最低（正如在图2-4-3中所示的）。

然而，有争议的是当0V/电源参考面对层距很小时（通常仅为0.15mm或0.006in，甚至更小），平面对的互感是如此之大，以致它的串联电感会被有效的抵消。在这种情况下，把去耦电容设置在PCB的什么位置上几乎并不会产生什么太大的影响。在设计中也不再要求它们必须紧靠它们所要去耦合的IC。当然，这对我们来说是一个很好的消息。因为它将给设计工程师更大的自由度来设计元器件的布局位置。

但一个最近的分析表明，由于频率域模拟器（程序）的普遍使用，使得这个争议有升温的趋势。频率域模拟器（程序）采用的是连续的正弦波模拟。但是当使用更为接近被数字元器件所要求的非常短周期脉冲的时间域工具来分析某个状况时，这个争议本身就变得不那么明确了。结果证明，形成较低的去耦电容的整体电感（即电容器的ESL加上由它的焊盘、焊接、线条和通孔所形成的总电感）要比将去耦电容设置在元器件的0V或电源插针的附近更为重要。例如，若去耦电容的整体电感为2nH的话，那么只有在它与它的元器件的0V或电源插针的间距短于12mm（0.5in）时，它的效果才会有所体现（在上升时间小于1ns条件下）。倘若整体去耦电容的电感较小的话，则甚至要求更为靠近的间隔距离。显然，在使用特别低的ESL电容时，这是一个需要给予足够重视的问题。(https://www.xing528.com)

事实上，读者并不难理解为什么即便在使用层距非常小的0V/电源参考面对的场合，将去耦电容安排在紧靠在一起仍然是非常重要的。原因就是，在给定介质的PCB结构中，电磁传播速度是恒定的。它与平面对的层距无关。因此，在去耦电容设置在离它的0V/电源插针越远的情况下，在时间上，它对IC瞬态电流要求的响应能力就越低。据上所述，频率域模拟器则倾向于使得这个事件变得模糊不清。其原因就是它们使用的是连续的正弦波。