在本篇第3章中的图2-3-8实际上是对用于连接到0V/电源参考面对的去耦电容焊盘设计给出了一个小结的同时,并对它们的有效性作了一个简要地评估。一些用来把IC 0V和电源插针连接到它们各自参考面的实用焊盘设计也曾在本篇第3章的图2-3-9中给出。在下面的图2-4-18和图2-4-19中分别图示了在使用0V和电源参考面情况下的去耦电容设置和焊盘设计以及如何使用0V和电源参考面进一步改善去耦合性能。
在本篇第3章的3.2.4节中还列举了如何正确的把元器件连接到平面上去的一些很有价值的规则。当把这些有用的规则应用到去耦电容和IC的0V和电源插针时,它们有助于把去耦电容的互连接电感降至最低。并且允许在去耦电容中储存的电荷以快得多的速率输送到IC。
因为我们是试图充分利用0V/电源参考面对在频率高于500MHz以上时的分布电容的长处,在IC和平面之间的连接电感的确要求很低才行。因此,至关重要的是要把一个IC的0V和电源插针分别直接连接到它们各自的平面。这一点在上面的图2-4-18和图2-4-19以及本篇第3章3.2.4节中都已图示和文字的方式说明了这一点。而去耦电容也应该直接地连接到它们各自的平面上。这是因为平面间的互连接电感要远远小于任何的线条之间所具有的互连接电感。这里还推荐使用焊盘中通孔技术。因为这种技术在工艺上不仅仅总是可以使用波峰焊接THP PCB自动完成,而且有些PCB装配厂甚至可以使用回流焊THP PCB技术。在使用HDI(微化孔)PCB技术时,焊盘中通孔则是它使用的标准技术。关于这一点,我们已在本篇第3章中有所涉及,并要在本篇第6章中进一步讨论。
图2-4-18 当使用0V和电源参考面时,去耦电容的设置位置和焊盘形状的一个例子
(www.xing528.com)
图2-4-19 采用0V和电源参考面改善去耦合
实际上,携载着一个元器件和一个平面间电流的通孔长度所引起的那部分电感,在频率高于几百兆赫时会变得极为重要的一个问题(一个物理学的“纯正”学者也许会说,真正的问题是由元器件和平面之间的间隔距离所形成的电流环路面积)。因此,在高到1GHz,甚至更高的频率上能提供良好的低阻抗电源总线才是关键所在。为了做到这一点,我们需要采用叠层PCB。因为它们能够提供非常靠近表面安装元器件的0V/电源参考面对,并以此来使必须携载电流的通孔长度降至最短。
我们都已知道,通孔的携载电流长度所产生的不良影响可以使用“通孔对”的方式来降低。也就是说,把两个携载幅值相等,但方向相反电流的两个通孔尽可能靠近的安置在一起。当然,也可以使用多个并联通孔于任何电流通路,但它们之间必须远离(与它们所携载电流的长度相比)才会变得非常有效。具有较大直径的通孔会有较低的局部电感,但(当使用THP,而不是HDI PCB结构时)较大直径的通孔会在0V参考面上形成较大的孔洞。这样就会在一定程度上损害到0V参考面的整体性能。因此,通常都推荐采用多个小直径的通孔的做法。
过去,有些设计工程师建议在去耦电容和IC之间使用线条连接以使噪声不会出现在平面中,然后再把去耦电容连接到平面上。这个作法的目的是要避免激发0V/电源参考面对的空腔谐振。但它并不是一个最佳解决办法。因为这样做会增加去耦电容互连接中的电感。况且它还会影响到充分利用0V/电源参考面对的分布电容所形成的效益。
倘若在整个所关心的频率范围内用作电源总线的平面始终保持低阻抗的话,即便在平面中携载有噪声电流也并不是一个什么太大的问题。因为我们可以通过良好的设计来避免或阻尼它们的空腔谐振。在本章后面的有关小节中,我们会介绍一些实用的、低成本方法来达到这个目的。并通过使用这些方法来获得0V/电源参考面对为基础的电源总线。它们在所关心的频率范围内不具有明显的谐振。从而改善了PCB上电路的功能和EMC性能。
免责声明:以上内容源自网络,版权归原作者所有,如有侵犯您的原创版权请告知,我们将尽快删除相关内容。