如何降低0V/电源参考面分布电容的影响？

在500MHz频率以上，要通过使用安装在PCB上的分立式去耦电容来获得一个低阻抗的电源总线是非常困难的。请参阅图2-4-5、图2-4-11、图2-4-12和图2-4-15。在这个情况下的此频率范围内，我们所能做的也就是采用许多并联的去耦电容来促使它们的整体电感给出一个尽量低的阻抗。

在频率超过1GHz以上时，固有的0V/电源参考面对电容具有极佳的性能。这是由于它所具有极低的ESL的缘故，使得它的SRF上推至非常高的频率上。事实上，一个0V/电源参考面对的SRF是如此的高，以致它从来都不会成为一个我们所担心的问题。假如，我们在前面的图2-4-5中绘制出一个电容值为1nF的0V/电源参考面对的频率-阻抗曲线，它的形状和走向将会与图中原有的虚线非常接近。即便是水平轴（频率轴）延伸到10GHz或更高的频率时也会是如此。这表明它代表的是一个接近理想的1nF电容的阻抗-频率性能。

就FR4材料（k=4.0）而言

式中d——两个参考面间的层距，单位为mm。

C_参考面对——两个参考面对间电容，单位为nF/m²。

减小参考面间层距会增加电容。例如，一个层距为50μm（0.002in）的平面对所获得的电容值为770nF/m²（正如ZBC2000产品中所使用的，请参阅下述）。使用两个或多个并联的0V/电源参考面对是一种简单易行的使平面对分布电容加倍（或增加数倍）的去耦方法。(www.xing528.com)

图2-4-16所示为如何在高频情况下，通过使用0V/电源参考面对与稳压电源相结合的办法来获得低阻抗以及再结合入分立式去耦电容的使用来获得在整个所关心的频率范围内低阻抗的电源总线。图中上部为频率域中的目标电源阻抗，下部为三者组合在一起使用的简化电路图。

图2-4-16 在整个频率范围内获得低电源阻抗Z

相对照，图2-4-17所示为在时间域中审视电源去耦合的情况。

图2-4-17 电源去耦合的时间域供电电荷分布