避免谐振问题：通过设计优化频率

每个空腔谐振总是覆盖着一定的频率范围。图2-2-13中的黑色曲线代表的就是一个典型的例子。并且一般地说，只有当PCB电路的发射频率位于这个范围时才会引起问题。大多数电路在它们的时钟的基波频率或谐波频率上会有着最高的发射电平。所以通过对PCB-底板搭接的仔细设计和安排是能够确保它们不会落入任何谐振频率范围之内的。

图2-2-13 使用电阻性搭接形成阻尼的例子

高频率时钟的使用可以使得这个技术更为容易得以使用。假如它们的谐波间隔足够宽的话，那么它们把谐振频段“归类”，而不是落入它们中的任何一个中。在技术实线可行的场合，使得由多点PCB-底板搭接形成的所有谐振腔在形状和尺寸大小都一致来增加每个谐振Q值也是它的一个优点。这与前面所讨论的技术效果完全相反。具体地说，一个较高Q值意味着虽然在某个频率范围的发射强度增加了，但是产生发射的频率范围却相对变窄了。因此就较为容易地避开时钟的众多谐波频率。(https://www.xing528.com)

由于PCB上的器件、线条回路、0V参考面上的孔洞和间隙，加上其他的一些隙缝的存在、形状的变化、电缆间的相互靠近和其他一些事先无法预料的变更的存在和出现都会在不同程度上改变谐振频率。所以仅使用铜质平面薄板在设计早期进行的简单实验可能不足以代表实际应用中的条件。但是我们同样不希望等到设计上已经可以在相当程度上代表最终设计的时候再来对一个结构进行EMC测试。因为我们都知道，这时再要更改设计的成本将会远高于在设计早期进行这样的测试。

虽然这个巧妙的技术（避开问题频率谐振的设计技术）能够帮助我们降低单位制造成本，但是在考虑到性价比的情况下，几乎是毫无疑问的是要在三维场求解器上进行投入（并且还要包括培训技术人员如何正确使用它们在内的成本）。根据作者的多年经验，对于这类计算机辅助设计工具而言，似乎都需要相当长的时间才能掌握和有效地使用它们。但一旦掌握了它们，往常需要数天，甚至数个星期的设计周期可以突然地变为仅需要数分钟或数小时就能完成。在一个项目的早期设计阶段中，一天之内完成一打的设计迭代不仅不是不无理由的，而且也是完全做得到的。这时投入的真正价值就变得十分明朗了。当然，求解器本身将需要在对其输入相当精确的最终设计的描述，才有可能给出缩短项目研发周期风险的有用预测结果。错误的输入将导致错误的输出的基本原理对任何计算机辅助设计工具永远都是适用的。

但是，倘若关心的是设计的变更和元器件的更换，那么，这个设计技术并不是一个非常牢靠的实用技术。因为即便是一个非常小的变化，比如通过使用一个最新的IC来改变时钟频率，就完全有可能改变设备的EMC性能。因此，恰当而充分的EMC质量保障（QA）和对任何设计变更的控制都是非常重要的（请参阅后面的讨论）。