1）推荐使用电平检测（而不是边沿检测）控制输入和键入。
对所有的输入和键入控制，推荐使用电平检测IC。边沿检测IC对像ESD这样的高频骚扰非常敏感（假如必须使用这类速率非常高控制信号的话，那么就EMC而言，就应该像对待其他高速通信连接线那样来处理它们）。
2）只要是可能的地方，就应该使用尽可能慢和平滑的数字边沿速率。特别是当PCB线条和互连导线很长时。（在不损害时滞限制的前提下）。在时滞不是问题的情况下，则应选用非常慢的边沿（若局部需要的话，可以用施密特（Schmitt）触发器再将其“方波化”）。
3）允许在原型PCB上对逻辑边沿速度和带宽进行控制（比如在被驱动端带有铁氧体磁珠（环）、串联电阻、RC或T形滤波器）。
许多IC的数据手册中根本就没有对它们的输出上升和下降时间作出规定（或仅列出规定的最大时间，而未指出典型速率）。因为经常要对所不希望的谐波加以抑制，我们建议做好需要对逻辑边沿的速度或带宽进行控制的准备（至少在原型PCB上应如此）。
通常，串联电阻或铁氧体磁珠是控制边沿速率和不希望谐波的最好抑制方法。但在使用有传输线的地方，也可以使用R-C-R T形滤波器，此时甚至可能会对谐波抑制得更好（简单的对地电容可以导致输出瞬态电流和发射的增加）。
4）保持低负载电容。
保持低负载电容将有助于降低当逻辑状态发生改变时所产生的峰值电流。从而也就帮助降低了磁场发射、地电位跳动以及在地参考面和电源中的瞬态电压降。所有这些对EMC来讲都是非常重要的。
5）把用于集电极开路驱动器的负载（正偏）电阻尽可能地安置在它们输出器件的附近。并选用仍能使器件正常工作的最高阻值。
这样做将有助于降低电流环路的区域以及降低最大电流值，从而也就帮助降低了磁场发射。然而，在某些情况下，这样做将会损害抗扰性能，所以需要针对个案进行权衡和折中。
6）保持高速器件远离连接器和导线。
在金属化元器件、搭接导线和一个IC的内部引线框以及其他邻近的导体之间会产生耦合（比如串扰）。这些串扰电压和电流在高频时将会大大地增加共模（CM）发射。所以，要尽可能地使高速元器件远离任何一个连接器、导线、电缆和其他导体。唯一例外的是IC专用的高速连接器（比如主机板连接器）。
当一个产品最终被装配在一起时，在产品内部的各种柔性导线和电缆所处的位置和它们的形状可能是千变万化的。但无论在什么情况下，都要确保没有任何导线或电缆靠近高速器件（无论如何，没有内部导线或电缆的产品，通常都会较容易满足EMC性能要求）。
散热器是一个典型导体的例子。正像其他导体一样，散热器也会携载来自IC内部的耦合信号。但显然不能把它安置在远离用它来散热的IC。常用的技术是采用导热体来使散热器和IC隔离（在满足散热指标前提下，它的厚度越厚越好）。然后，把散热器通过许多非常短小的“接地”线接到位于该局部的地参考面（利用机械嵌固件作为这类接地方式也是一种常见的方式）。
7）要求有良好的质量监测系统，以不断地对产品的各个环节进行监测。
突然暴发的骚扰经常会延续几十毫秒到几百毫秒。一个监测手段仅被设定用来重新启动一个处理器是不够的。因为这等于讲，该系统允许同一个突发骚扰信号的后续部分造成处理器终止它的处理能力或永久性的损坏。在理想化的情况下，该监测系统应该是一个无稳态电路系统，而不是一个单稳态电路系统。从而它将保持使处理器不断地暂停和复位，直到检测到一个成功的再启动为止（不要忘记，该监测系统的暂停周期必须长于处理器的再启动时间）。(www.xing528.com)
对来自微处理器上的可编程接口的AC耦合输入进行监测，可以帮助确保可靠的监测运作。
8）需要一个精确的电源监视器（有时称之为“断电”监视器）。
电源（电压）的跌落、短晢下降、中断，以及停电都可以使逻辑IC限栏值跌到维持其正常运行所要求的电压以下，从而导致误动作。有时，甚至会对记忆区域进行错误的改写而造成正确指令或数据的丢失。所以，为了保护记忆和防止错误动作的发生，就必须有一个精确的电源监视器。只用一个简单的阻容“电源复位”电路几乎可以肯定是不合适的。
9）绝不可采用可编程的监测系统或电源断电监视器。
这是因为可编程器件本身可能会由于干扰而造成它们的程序出错。所以，绝不可以将可编程器件用于监测系统或电源断电监视器。
10）要求电源断电监视器和监测系统采用正确的电路和软件技术。
这样，它们就可以妥善处理大多数取决于产品危急程度的不测事件（这一点的进一步讨论已超过本书的范围）。
11）对一个IC上的每一个电源或参考电压插针来讲，电源的高性能RF旁路（去耦合）是至关重要的。
12）在任何情况下，若逻辑信号边沿的上升/下降时间短于PCB线条中的“双向传送时间”的话，则推荐使用传输线技术。
经验数据：在每毫米长度的线条上，信号双向传送的时间等于13ps。即便是传送时间短于这个经验值时，为了获得最佳EMC性能，仍可能需要使用传输线技术。
13）推荐使用非同步处理技术。
非同步（当然是时钟控制下的）技术与同步逻辑相比，具有远为降低的发射和电源耗损。Acron公司已经从事开发生产ARM（Advanced RISC Machines）非同步处理器多年。现在其他制造厂商也开始生产非同步产品。在设计非同步IC时，往往受到的一个限制是缺乏适当的设计工具（比如时延分析仪）。但目前至少有一个非同步IC设计工具已经商品化。
有些数字IC自身就发射高电平场。我们往往可以把它们单独屏蔽在一个焊接在PCB地参考面的小金属盒内来降低这类影响。在PCB一级上进行屏蔽的花费很低。但对那些在运行中产生热量和需要进行空气散热的器件来讲，这种方法有着它的明显局限性。
就发射而言，时钟电路通常是我们的最大“敌人”。加之它们在PCB上的线条往往又是PCB上最关键的网络，所以不仅要求通过调整元器件的布局来使得时钟线条的长度尽可能地短，并且要求保持每根时钟的线条都处在各自没有通孔的层面上。
当一个时钟的线条必须延伸相当长度，以达到它的若干负载时，建议在接近负载处插入一个时钟缓冲器，这样虽然线条（或导线）长度较长，可是将只有较小的电流在其中流通。在时滞相对不是问题的地方，在长线条中流通的时钟信号边沿应尽可能地减慢，甚至变成正弦波。然后，在接近负载的地方再通过缓冲电路加以方波化。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
