能正确，同时还要考虑功率输出的问题

现在的数字电路都以成品的集成电路芯片为单元构成，数字集成电路有多种功能综合的大规模电路和单一逻辑功能的小规模芯片两种。在电路制作和实际维修操作中需要分析处理的一般是用逻辑门、触发器等逻辑器件构成简单的辅助电路部分，大型芯片只能整体更换。

1.数字信号的电平标准

（1）数字信号的波形。在数字电路中，用方波类脉冲信号中的高、低电压分别代表1和0，表示1或0的电压并不是确定电压值，而是对应着指定的电压范围，称为电平。当信号由0变为1或由1变为0时，线路上的电压转换不能即刻完成，而是有一个由低到高或由高到低的变化过程。图4-25所示为TTL非门输入、输出信号波形对比。

图4-25 TTL非门输入、输出信号波形

（2）TTL电平标准。数字电路产品有多种系列，各系列的技术指标不同，在制作电路时一般不宜混用。在数字电路中使用较多的是TTL电平标准，标准规定：0～0.8V为低电平，0.2V为低电平的额定值；2～5V为高电平，3V为高电平的额定值。0.8～2V为不确定状态（有些资料称其为坏电平）。

2.数字电路中的常用技术措施

数字、脉冲、模拟三种电路之间有着密切的关系，尤其是数字和脉冲电路，联系更为紧密。为了确保电路的功能效果，在数字电路中也要引用一些模拟和脉冲的技术措施。

（1）施密特触发器。施密特触发器是一种功能特殊的电路，它的输出电压变化相对输入电压变化有明显的迟滞特性，它的电压特性曲线如图4-26所示。这个特殊电压特性曲线也是施密特触发器的专用标识。

施密特触发器特殊的电压特性使它具有很好的抗干扰性能和脉冲整形作用，其原理可如图4-27所示。

图4-26 施密特触发器的电压特性曲线

图4-27 施密特触发器的抗干扰原理

为了使一些数字集成电路产品具有良好的抗干扰和整形性能，在电路中引入施密特触发器，成为各种含有施密特触发器的逻辑电路产品，如图4-28所示。

（2）退耦电路。实用电源都有一定的内阻，在多单元电路中，电源内阻是造成各电路单元相互影响的串扰信号源。退耦电路是针对这类信号串扰而设置的。在数字电路（尤其是计算机电路）中，由于线路上的信号频率高，消除高频串扰是主要任务，常用办法是在集成电路芯片的供电线路上挂接一个适当电容量的电容，如图4-29所示。

图4-28 两种逻辑功能的施密特触发器产品

a）7424（4个2输入与非施密特触发器） b）7419（6反相施密特触发器）

图4-29 数字电路中常用的退耦方式

3.逻辑门电路的连接与门电路的结构特点

（1）逻辑门的连接。数字电路与模拟、脉冲两种电路不同，数字电路单元之间都采用直接连接方式（电子技术术语称之为直接耦合），使得前后两级电路之间的直流关系形成一个整体，输出电流的流向要随输出信号的高、低电平变化。在传递高电平信号时，电流要从前级的输出端流出，注入后级的输入端；在传递低电平信号时，电流要从后级的输入端流出，注入前级的输出端。当流出或注入的工作电流过大时，就会影响信号电平的准确性，造成电路动作故障。因此，各类数字电路产品的输出端挂接负载（后级电路输入端）的都有数量限制。(www.xing528.com)

（2）逻辑门的电路结构。数字电路中各级电路之间传输的信号幅度较小、所需功率不大，但为了保证门电路间的挂接数量，仍需要有一定的输出功率。因此，对于一个逻辑门电路来说，既要保证逻辑功能的准确，又要有足够的功率输出。所以，一个TTL逻辑门电路的结构通常包括输入（实现逻辑功能）单元、相位处理单元、功率输出单元三部分，如图4-30所示。

图4-30 逻辑门电路的基本结构

4.数字电路中其他功能的门电路

在数字电路的实际系列产品中，有前文介绍过的各种基本逻辑门，另外还有一些实际所需的电路，如驱动门、集电极开路的逻辑门（OC门）、三态门等。

（1）同相传输门。同相传输信号的电路是缓冲器和驱动器，没有逻辑变换功能。缓冲器用于增加信号在电路中的传输时间。驱动器用于驱动负载，它具有一定的功率输出能力，性能和模拟电路中的射极跟随放大器相似，输入电阻较大、输出电阻小，带载能力较强。典型的缓冲驱动器芯片7434如图4-31所示。

图4-31 7434缓冲器

（2）集电极开路的逻辑门（OC门）。集电极开路的逻辑门又叫OC门，电路内部的输出级晶体管的集电极不接电阻和电源，使用时输出端要由外部补接集电极电阻（通常叫上拉电阻）和电源。这样就为各类数字电路之间的电平转换、使用高压电源和直接驱动发光二极管（LED）提供了方便。在74系列产品中有很多含OC结构的逻辑电路成品，图4-32为7401和7405两种OC逻辑门。OC逻辑门用符号“”来表示。

图4-32 两种OC逻辑门

图4-33 用OC门构成的线与逻辑

a）7401 b）7405

使用OC门还能实现“线与”（即通过连线实现与逻辑功能）关系简化电路，如图4-33所示。

三个OC门只要有一个输出低电平，输出Y即为低电平，只有当OC门都输出高电平时，线路才能呈高电平状态。电路的逻辑为

Y=（A+B）（C+D）（E+F）

（3）三态门。三态门是一种设有控制端的逻辑门。控制端信号（EN）有效时三态门按正常的逻辑门功能可输出0态和1态；当控制端信号为无效时，三态门的输出端与输入端之间呈高阻状态（即呈近似断路状态）。三态门在数字电路中主要用于控制线路实现分时使用，如图4-34为3种三态门集成电路，三态门用符号“▽”来表示。74125的控制信号为低电平有效，74126的控制信号为高电平有效，7425是带选通端的4输入或非门，这里的选通信号就是三态门的控制信号。

图4-34 3种三态门集成电路

a）74125 b）74126 c）7425