卷积码的编码原理解析

卷积码是通过卷积码编码器来实现的。卷积码编码器的一般结构如图 10-6-1 所示，它包括一个 L 段的输入移位寄存器，每段有k级，共Lk级寄存器；一组n个模2加法器；一个由n级组成的输出移位寄存器，对应于每段k级的输入序列，输出n位。

图10-6-1　卷积码编码器的原理

下面用一个简单例子来说明卷积码的编码原理。图 10-6-2 所示的电路是一个简单的（2,1,3）卷积码的编码器，它由有两个触点的转换开关和一组3位移位寄存器m1m2m3及模2 相加电路组成。编码前各移位寄存器清零，信息码元按顺序a1a2…aj…依次输入到编码器。每输入一个信息码元aj，开关依次接到每一个触点各一次，编码器每输入一个信息码元，经该编码器后产生2个输出比特。

图10-6-2（2,1,3）卷积码编码器

假设该移位寄存器的起始状态全为零，编码器的输出比特c1、c2表示为

c1=m1+m2+m3

c2=m1+m3(www.xing528.com)

其中，m1表示当前的输入比特，而m3m2表示存储的以前的信息。当第一个输入比特为l时，即m1=1，因m3m2=00，所以输出c1c2=11，这时m1=1，m3m2=01，c1c2=01，依此类推。为保证输入的信息[11010]都能通过移位寄存器，还必须在输入信息位后添加3个0。为了说明编码器的状态，采用如图 10-6-3 所示的图解方式给出整个编码器的工作过程。

图10-6-3（2,1,3）卷积码编码的过程（输入自上而下为110100）

将上述编码过程列成表格形式，如表 10-6-1 所示列出了它的状态变化过程（也可以用树状图的形式来描述）。

表10-6-1　（2，l，3）卷积码编码器的状态变化表

由表 10-6-1 可以看出：输入序列[11010]经过（2,1,3）卷积码编码器，输出序列为[1101010010110000]，即表 10-6-1 的第 3 行。