构建74LS290七进制计数器，并扩展为三十四进制计数器

计数器是典型的时序逻辑电路,由触发器和门电路组成,因为能累计输入脉冲的个数而得名。计数器是计算输入脉冲数目的时序逻辑电路,被计数的信号就是电路中的时钟脉冲CP。

计数器除了用于计数以外,还有广泛的应用,如用来定时、分频、测速、测频及数字运算等。因此,计数器是数字系统中的基本逻辑器件。

计数器的分类方法很多。按时钟脉冲的控制方式,可分为同步计数器和异步计数器;按计数进位制,可分为二进制计数器、十进制计数器和任意进制计数器;按计数过程中数值的增减,可分为加法计数器、减法计数器和可逆计数器。

(1)同步计数器

计数脉冲同时加到所有触发器的时钟信号输入端,使应翻转的触发器同时翻转的计数器,称为同步计数器。

1)集成二进制同步计数器74LS161

74LS161是4位二进制加法计数器,内部由JK触发器和门电路组成,每输入一个脉冲,计数器加一。当输入24=16个脉冲时,计数器回到初态0000,输出状态循环一次,每个循环有16个有效状态。其外引脚排列图和逻辑符号如图11.3.1所示。其中,CP是同步计数脉冲输入端,是异步清零端,是预置数控制端,CTP和CTT是使能端,D3 D2 D1 D0是并行置数输入端,CO是进位输出端,用于级联和功能扩展,Q3Q2Q1Q0是计数器并行输出端。

图11.3.1　74LS161外引脚排列图和逻辑符号

74LS161的逻辑功能表见表11.3.1。由表11.3.1可知,74LS161具有异步清零、同步置数、计数及保持4种功能。

表11.3.1　74LS161逻辑功能表

①异步清零

当异步清零端时,计数器清零,即Q3Q2Q1Q0=0000,由于端的清零功能与CP无关,故为异步清零。

②同步置数

当预置数端时,在置数输入端D3 D2 D1 D0预置某个外加数据d3 d2 d1 d0,当CP上升沿到达时,使Q3Q2Q1Q0=d3 d2 d1 d0,完成置数功能。因置数是在同步时钟脉冲CP上升沿到达时完成的,故为同步置数。

③计数

当时,输入计数脉冲CP,电路状态按二进制自然顺序依次加1,直到Q3Q2Q1Q0=1111时,进位输出端CO输出高电平进位信号,即CO=1。

④保持

当,使能端CTP·CTT=0时,无论是否有计数脉冲CP输入,计数器状态都不会发生变化,保持原来的状态不变。

⑤功能扩展

除了上述基本应用外,74LS161配合适当的门电路可构成16以内的任意N进制加法计数器。

若计数器一个循环的有效状态用S0,S1,…,SN-1表示,可认为,计数器每输入N个脉冲后,计数器回到初态,就是N进制计数器。用集成计数器构成N进制计数器的方法是利用其清零端或置数端,让电路跳过某些状态来获得N进制计数器,若利用清零端来实现的,称为反馈归零法,利用置数端来实现的,称为预置数法。

以74LS161为例,在输入第N个计数脉冲CP后,通过控制电路,利用状态SN产生一个有效清零信号,送给异步清零端,计数器立刻清零,重新对脉冲进行计数,即实现了N进制计数。如利用同步置数端来实现,则需使d3 d2 d1 d0=0000,在输入第N-1个计数脉冲CP后,利用状态SN-1产生一个有效置数信号,在第N个计数脉冲到达时,使Q3Q2Q1Q0=d3 d2 d1 d0,将输出置零,即可实现N进制计数。下面通过例子来加以说明。

【例11.3.1】　试用74LS161的同步置数功能构成十二进制计数器(即预置数法)。

解　设计数器的初态Q3 Q2 Q1 Q0=0000。

(1)写出状态SN-1的二进制代码:SN-1=S11=1011。

(2)写出反馈函数:

(3)将Q3、Q1和Q0端经与非门后与相连,画出连线图,如图11.3.2所示。

计数器从0000开始对CP脉冲进行计数,当从CP端输入第11个计数脉冲后,计数器的状态Q3 Q2 Q1 Q0=1011,此时通过与非门产生一个负脉冲使,电路处于允许预置数状态,当第12个计数脉冲上升沿到达时,Q3Q2Q1Q0=0000,计数器的输出被置零,开始新的循环,因此实现了十二进制加法计数器功能。

图11.3.2　74LS161同步置数构成十二进制计数器

图11.3.3　74LS161异步清零构成十二进制计数器

【例11.3.2】　试用74LS161的异步清零功能构成十二进制计数器(即反馈归零法)。

解　设计数器的初态Q3Q2Q1Q0=0000。

(1)写出SN的二进制代码:SN=S12=1100。

(2)写出反馈函数

(3)画出连线图如图11.3.3所示。计数器从0000开始对CP脉冲进行计数,当输入第12个计数脉冲CP后,计数器的状态Q3 Q2 Q1Q0=1100,此状态通过与非门使输入端=0,立即将计数器异步清零,回到初态0000状态。

用异步归零构成十二进制计数器,存在一个极短暂的过渡状态1100。十二进制计数器从初态0000开始计数,计到状态1011时,再来一个CP计数脉冲,电路应该立即归零。然而用异步归零法所得到的十二进制计数器,不是立即归零,而是先转换到状态1100,借助1100的译码使电路归零,随后变为初始状态0000。由于清零时间极短,1100仅是一个转瞬即逝的过渡状态,从显示结果看是在出现1011状态后再输入一个计数脉冲,计数器立即回到初态0000。

由上述两个例子的比较可知,采用同步端设计N进制计数器,反馈函数的状态为SN-1;采用异步端时反馈函数的状态为SN。因此,在设计N进制计数器时,需注意所用器件的清零端或置数端是同步还是异步。

【例11.3.3】　试用两片74LS161构成六十进制计数器。

解　大容量的N进制计数器的设计方法,通常是先把集成计数器级联起来扩大容量后,再用反馈归零法或预置数法获得。

(1)利用74LS161的进位输出端CO将两片74LS161级联构成256进制计数器。将计数脉冲连接到个位片和十位片的CP,然后将个位片的进位输出端CO与十位片的CTT和CTP相连接,输出端为Q7Q6Q5Q4Q3Q2Q1Q0。个位片每16个计数脉冲输出一个进位信号,选通十位片计一次数,这样就组成了256进制计数器。

(2)如采用同步置数功能,SN-1=S59=111011,

如采用异步清零端,则SN=S60=111100

(3)采用异步清零端画出连线图如图11.3.4所示。

图11.3.4　两片74LS161构成六十进制计数器

集成计数器74LS161的波形图如图11.3.5所示。由波形图还可知,从Q0到Q3输出信号的频率分别是计数脉冲CP频率的1/2、1/4、1/8和1/16。这种计数输出脉冲频率低于输入脉冲频率的情况称为分频,输出脉冲频率是输入脉冲频率的几分之一,就称为几分频。因此,计数器也可用作分频器。用74LS161可构成一个二分频器、四分频器、八分频器及十六分频器。

2)集成十进制同步计数器74LS192

74LS192是集成十进制同步加/减计数器(也称可逆计数器),其引脚排列图和逻辑符号如图11.3.6所示。电路采用双时钟信号输入,计数脉冲信号CP上升沿有效,加法计数时钟脉冲CP作用于输入端UP,减法计数时钟脉冲作用于输入端DOWN;为加法计数时进位输出端,进位信号为低电平,宽度为半个时钟周期;为减法计数时借位输出端,借位信号为低电平,宽度为半个时钟周期;为预置数控制端,低电平有效;D3 D2 D1 D0为并行数据输入端;Q3Q2Q1Q0是计数器并行输出端;CR是异步清零端,高电平有效。

图11.3.5　74LS161工作波形图

图11.3.6　74LS192的外脚排列图和逻辑符号

74LS192的逻辑功能表见表11.3.2。可知,74LS192具有异步清零、异步置数、计数及保持4种功能。

表11.3.2　74LS192逻辑功能表

①异步清零

当异步清零端CR=1时,计数器清零,即Q3Q2Q1Q0=0000。(www.xing528.com)

②异步置数

当预置端,且CR=0时,在置数输入端D3 D2 D1 D0预置某个外加数据d3 d2 d1 d0,使Q3 Q2 Q1 Q0=d3 d2 d1 d0,完成置数功能。

③计数

当CR=0且时,进入计数状态。若计数脉冲CP输入至UP端,实现加法计数;若计数脉冲CP输入至DOWN端,实现减法计数。

④保持

当CR=0,=1且UP=DOWN=1时,计数器保持原来的状态不变。

⑤功能扩展

除上述基本应用外,74LS192配合适当的门电路可构成10以内的任意N进制计数器。

【例11.3.4】　试用74LS192的异步置数功能构成六进制计数器。

解　设计数器的初态Q3Q2Q1Q0=0000。

(1)写出SN的二进制代码:SN=S6=0110。

(2)写出反馈函数:

(3)画出连线图,如图11.3.7所示。

图11.3.7　用74LS192的异步置数功能构成六进制计数器

(2)异步计数器

若计数脉冲只加到部分触发器的时钟脉冲输入端上,而其他触发器的触发信号则由电路内部提供,各级触发器的状态转换不是同时进行的,称为异步计数器。

异步计数器结构简单,但由于它的进位(借位)信号是逐级传递的,计数器的工作速度较慢,而同步计数器的计数脉冲同时触发所有触发器,各个触发器的翻转与时钟脉冲同步。因此,工作速度比异步计数器快。

集成计数器74LS290为二-五-十进制异步加法计数器。其外引脚排列图和逻辑符号如图11.3.8所示。

图11.3.8　74LS290外引脚排列图及逻辑符号

74LS290的逻辑功能见表11.3.3。由功能表可知,它具有异步清零、异步置9和计数3种功能。

1)异步清零

当R0A=R0B=1,S9A和S9B中至少有一个为0时,计数器清零。

2)异步置9

当S9A=S9B=1,R0A和R0B中至少有一个为0时,计数器输出1001,实现置9功能。

3)计数

当R0A和R0B至少有一个为0,且S9A和S9B中也至少有一个为0时,在输入时钟脉冲CP的下降沿作用下执行计数功能。

表11.3.3　74LS290的功能表

①构成二进制计数器

将计数脉冲由CP0输入,由Q0输出,即构成二进制计数器。其电路连接如图11.3.9所示。

图11.3.9　74LS290构成二进制计数器

②构成五进制计数器

将计数脉冲由CP1输入,由Q3、Q2、Q1输出,即构成五进制计数器。其电路连接如图11.3.10所示。

③构成十进制计数器

将Q0与CP1相连,计数脉冲由CP0输入,由Q3、Q2、Q1、Q0输出,即构成8421BCD码十进制计数器。其电路连接如图11.3.11所示。如图11.3.12所示将Q3与CP0相连,计数脉冲由CP1输入,由Q0、Q3、Q2、Q1输出,则构成5421BCD码十进制计数器。

图11.3.10　74LS290构成五进制计数器

图11.3.11　74LS290构成8421BCD码十进制计数器

图11.3.12　74LS290构成5421BCD码十进制计数器

④功能扩展

除了以上基本应用外,用一片或数片74LS290加少量门电路,可构成N进制的加法计数器。这里需要注意的是,用十进制计数器构成N进制计数器时,计数器的输出状态SN需用8421BCD码表示。

【例11.3.5】　试用74LS290构成七进制计数器。

解　假定计数器从初态开始计数,设其初态Q3 Q2 Q1 Q0=0000。

(1)写出SN的8421BCD码:SN=S7=0111。

(2)写出反馈函数:R0A=R0B=Q2 Q1 Q0。

(3)画出连线图。首先将74LS290连接成十进制计数器;然后将Q2、Q1和Q0端经与门后再与R0A和R0B相连,如图11.3.13所示。

当计数器从0000开始计数到第六个计数脉冲到来后,计数器状态为0110,再输入第七个计数脉冲后,计数器状态出现0111,此状态通过与门回送到置0端R0A和R0B上,立即将计数器清零,回到0000状态。可知,计数器每输入7个脉冲,回到初态0000,输出状态便循环一次,实现了七进制计数器功能。

图11.3.13　74LS290构成七进制计数器

【例11.3.6】　用两片74LS290组成三十四进制计数器。

解　设计数器的初态为Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0=00000000。

(1)写出SN的8421BCD码:SN=S34=00110100。

(2)写出反馈函数:R0A=R0B=Q5 Q4 Q2。

(3)画出连线图如图11.3.14所示。首先将个位片和十位片分别接成十进制计数器,然后将个位片的最高位输出Q3与十位片的CP0相连接,计数脉冲由个位片的CP0输入,就组成了百进制计数器。再将Q5Q4Q2通过与门的输出端分别与个位片和十位片的R0A和R0B相连,就构成了三十四进制计数器。

图11.3.14　用两片74LS290构成三十四进制计数器