随着集成电路的快速发展，集成电路制造工艺水平也在不断提高，同时用于制造器件和集成电路芯片的材料系统也得到了广泛的关注和研究。能带带隙工程利用多样化的禁带宽度材料来提高许多固体器件电子性能。用分子束外延（Molecular Beam Epitaxy，MBE）或者金属有机物化学气相淀积（Metalorganic Chemical Vapour Deposition，MOCVD）方法生长不同材料结合的外延结构已经可以实现。多个异质结结合形成异质结结构，使得新类型的高速器件应用而生，但是，这就要求不同带阶的半导体之间要形成高质量的异质结。
异质结半导体之间的质量取决于不同半导体材料的晶格常数（a0）。晶格常数是指周期性晶格结构中晶胞之间距离。晶格常数相似的不同半导体材料生长结合在一起就形成了晶格匹配的异质结。异质结构的质量好坏很大程度上取决于两种材料晶格常数之间的匹配程度。
图4.1显示各种半导体材料的禁带宽度和晶格常数之间的关系，图中可以看到三元化合物半导体材料和GaAs和InP衬底材料都是晶格匹配的。比如，AlxGa（1-x）As材料和GaAs晶格匹配，与特定的摩尔分数没有关系。但是InxGa（1-x）As和InxAl（1-x）As只有在固定摩尔分数（x～0.52）时才和InP材料晶格匹配。三元材料的晶格常数和禁带宽度的近似值可用Vegard’sLaw 来计算，这里x 是摩尔分数，AZ 和BZ 是二元化合物半导体的晶格常数和禁带宽度值，
GaAs和InP材料的晶格常数和禁带宽度列于表4.1所示，这样就可以确定这些材料之间组成的各种材料的晶格常数，显然，重新组成的半导体材料和最初的半导体材料之间有相似的晶格常数。
图4.1 半导体材料的晶格常数和禁带宽度
表4.1 常见的Ⅲ-Ⅴ族半导体材料的晶格常数和禁带宽度
对于晶格常数相近的半导体材料，异质结界面的原子不得不轻微的调整它们的位置，为了保持晶格的几何结构。原子位置的调整将导致在材料界面产生小的应变，半导体材料界面的应变（ε）被公式4-2定义：(www.xing528.com)
式中aL 是上面半导体材料的晶格常数，aS 是下面半导体材料的晶格常数。
但是，当两种半导体材料晶格常数相差较大时，晶格匹配不好，半导体材料界面的应变超出一定临界值，晶体晶格不能承担额外的应力，这就产生了晶格失配。晶格失配可以在晶格中通过许多晶格层之间传播产生晶格应变缺陷。这些缺陷使得出现陷阱电荷，而这些陷阱电荷将限制了载流子的迁移率。晶格失配的最终结果会导致器件的性能变差。
两种晶格失配的材料形成高质量的晶格生长仍然可以实现，通过先进的晶格生长技术MBE和MOCVD 过程控制。在材料的上面生长薄的晶格不匹配的外延层，这样可以使得应变能接受，然而，应变能量提高了应变层的厚度，整个层不能超过临界厚度。临界厚度是指应变发生前的厚度。临界厚度（hc）用公式4-3来计算：
为了补偿这个晶格常数的不同，新生长的材料必须低于应变。新生长的这层材料与最初材料相比物理晶格被调整了，导致它的物理性能发生变化，所以这个新的层被称为“赝配”。赝配材料适用于宽禁带和窄禁带材料的结合，半导体材料摩尔分数的调整都是有利的，这些混合材料变得越来越重要。
图4.2显示了各种不同材料之间的晶格形式。图4.2（a）aL和aS晶格匹配，这种情况下，上面覆盖层和下面基础材料层之间的晶格原子不需要调整它们相互之间的位置。图4.2（b）和（c）显示了赝配晶格结构，分别是压缩应变和拉伸应变。当aL比aS大时，合成放松材料层在压缩应变的下面。相反，当aL比aS小时，合成放松材料层在应变的上面。当上面材料厚度超过临近厚度时，晶格失配的形式被调整，为了让额外的应力得到释放，这时很多键消失或者额外产生很多键，这就形成了晶格缺陷，如图4.2（d）所示。
图4.2 异质结结构
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
