时序逻辑电路的设计思路

时序逻辑电路的设计与其分析应为逆过程，一般要根据给定的设计要求或给定的状态转换图，设计出满足要求的时序逻辑电路。

时序逻辑电路设计的一般步骤如下。

1.进行逻辑抽象，建立原始状态图

（1）分析给定设计要求，确定输入变量、输出变量、电路内部状态间的关系及状态数。

（2）定义输入变量、输出变量逻辑状态的含义，进行状态赋值，对电路的各个状态进行编号。

（3）按照题意建立原始状态图。

2.进行状态化简，求最简状态图

（1）确定等价状态。原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，都是等价状态。

（2）合并等价状态，画最简状态图。对电路外特性来说，等价状态是可以合并的，多个等价状态合并成一个状态，多余的都去掉，即可画出最简状态图。

3.进行状态分配，画出用二进制数进行编码后的状态图

（1）确定二进制代码的位数。如果用M 表示电路的状态数，用N 表示待使用的二进制代码的位数，就要根据编码的概念，依据下列不等式来确定二进制代码的位数

（2）对电路状态进行编码。n位二进制代码有2n种不同取值，用来对M 个状态进行编码，方案则很多。如果选择恰当，则可得到比较简单的设计结果；反之，若方案选择不好，设计出来的电路就会复杂化。好的设计方案通常要经过仔细研究、反复比较才会得出，这里既有技巧问题，也与经验有关。

（3）画出编码后的状态图。状态编码方案确定之后，便可画出用二进制代码表示电路状态的状态图。此状态图的电路次态、输出与现态及输入间的函数关系都应准确无误地规定好了。

4.选择触发器，求时钟方程、输出方程和状态方程

（1）选择触发器。一般选择边沿触发方式的JK触发器或D触发器，触发器的个数应等于对电路状态进行编码的二进制代码的位数。

（2）求时钟方程。若采用同步方案，就不需求时钟方程；如果采用异步方案，则要根据状态图先画出时序图，然后从翻转要求出发，才能为各个触发器选择出合适的时钟信号。

（3）求输出方程。由状态图规定的输出与现态和输入的逻辑关系可写出输出信号的标准与或表达式，用公式法或卡诺图求出最简表达式。注意对无效状态的处理应按约束项进行。

（4）求状态方程。采用同步方案时，可以直接写出次态的标准与或表达式，再进行化简即可；采用异步方案时，则要注意一些特殊约束项的确认和处理，充分地利用约束项进行化简，才能得到最简单的状态方程。(www.xing528.com)

5.求驱动方程

（1）变换状态方程，使其具有和触发器特征方程相一致的表达式形式。

（2）与特征方程进行比较，按变量相同、系数相等、两个方程必等的原则，求出驱动方程。换句话说，所谓的驱动方程就是各位触发器同步输入端信号的逻辑表达式。

6.画逻辑电路图

（1）先画触发器，并进行必要的编号，标出有关的输入端和输出端。

（2）按照时钟脉冲方程、驱动方程和输出方程进行连线。

7.检查设计的电路能否自启动

（1）将电路无效状态依次代入状态方程进行计算，观察在输入时钟信号操作下能否回到有效状态，如果无效状态形成了循环，则所设计的电路不能自启动，反之则可以自启动。

注意：计算时所使用的应该是与特征方程做比较的次态方程，该方程就自身来说不一定是最简形式的。

（2）若电路不能自启动，则应采取措施予以解决。

从上述时序逻辑电路的设计步骤来看，时序逻辑电路的设计显然要比组合逻辑电路的设计复杂，因此，我们对这部分内容不作必须掌握的要求，仅作为一般了解的内容加以介绍。

本节重要知识点学习检测

1.如何区分同步时序逻辑电路和异步时序逻辑电路？

2.你能正确判断出什么是米莱型时序逻辑电路和莫尔型时序逻辑电路吗？

3.试述时序逻辑电路的分析步骤。

4.对图7.5所示时序逻辑电路进行分析，写出其功能真值表。

图7.5　重要知识点学习检测题7.1.4逻辑电路