数据选择器的使用技巧与注意事项

在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，称为数据选择器，也叫做多路开关。

例如4选1数据选择器，示意框图如图5.30所示。

表5.11　4选1数据选择器真值表

其输入信号的四路数据通常用D0、D1、D2、D3来表示；两个选择控制信号分别用A1、A0表示；输出信号用Y 表示，Y可以是4路输入数据中的任意一路，由选择控制信号A1、A0来决定。

当A1A0=00时，Y=D0；A1A0=01时，Y=D1；A1A0=10时，Y=D2；A1A0=11时，Y=D3。对应真值表见表5.11。

由真值表可得到4选1数据选择器的逻辑表达式为

由逻辑表达式可画出对应的逻辑电路，如图5.31所示。

图5.31　4选1数据选择器的逻辑电路图

图5.32　74LS153的管脚排列图

集成数据选择器的规格较多，常用的数据选择器型号有74LS151、CT4138八选一数据选择器，74LS153、CT1153双四选一数据选择器，74LS150十六选一数据选择器等。集成数据选择器的管脚图及真值表均可在电子手册上查找到，关键是要能够看懂真值表，理解其逻辑功能，正确选用型号。图5.32所示为集成数据选择器74LS153的管脚排列图。

本节重要知识点学习检测

1.何谓编码？优先编码器中“优先”二字如何理解？

2.译码器的输入量是什么？输出量又是什么？你能熟练画出七段数码管对应7个发光二极管的符号图吗？

3.常用的集成数值比较器有哪些型号？ 扩展连接方式一般采用哪两种？ 各有何特点？

4.数据选择器能实现的功能是什么？集成数据选择器74LS153中，D0～D3是什么端子？ A0、A1又是什么端子？

5.数据选择器的输出端Y由电路中的什么信号来控制？

本节技能训练

实验五 编码器、译码器及数码显示电路实验

一、实验目的

1.进一步熟悉编码器、译码器及显示数码管的工作原理。

2.熟悉常用译码器、编码器的逻辑功能和典型应用。

二、实验主要仪器设备(www.xing528.com)

1.数字电子实验装置一套。

2.集成电路74LS138、74LS145、74LS248各一片。

3.数码显示管LC5011—11。

4.其他相关设备与导线。

三、实验相关电路图及其知识要点

1.编码器及其应用

编码器是一种常用的组合逻辑电路，其功能就是实现编码操作的电路，即实现用若干个按规律编排的数码代表某种特定的含义，它是译码器的逆过程。按照被编码信号的不同特点和要求，编码器也分为二进制编码器、二—十进制编码器和优先编码器。

（1）二进制编码器。如用门电路构成的4线—2线编码器、8线—3线编码器等。

（2）二—十进制编码器。将十进制编成BCD码，如10线十进制—4线BCD码编码器74LS147等。

（3）优先编码器。如8线—3线优先编码器74LS148等。

（4）拨码开关——编码应用。数字电子实验装置上带有拨码开关，如图5.33所示。中间4个9所示的数码为十进制数，点数字上面的“+”号，十进制数码依序加1；点数字下面的“-”号，十进制数码依序减1。这4个十进制数码各自通过内部的编码功能，分别向外引出4个接线端子A、B、C、D （注意向外的引线），而这4个字母又分别表示了与十进制数码相对应的二进制数构成的BCD码，这些BCD代码可以作为译码器的输入。

图5.33　拨码开关

2.译码器及其应用

译码器是一种多输入多输出的组合逻辑电路，其功能是将每个输入的代码进行 “翻译”，译成对应的输出高、低电平信号。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配、存储器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。

（1）变量译码器。变量译码器又称二进制译码器，用来表示输入变量的状态，如2线—4线、3线—8线和4线—16线译码器。若有n个输入变量，则对应2n个不同的组合状态，可构成2n个输出端的译码器供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。常用的变量译码器有74LS138等。

（2）码制变换译码器。用于一个数据的不同代码之间的相互转换，如BCD码二—十进制译码器/驱动器74LS145等。

（3）显示译码器。用来驱动各种数字、文字或符号的显示器，如共阴极BCD—七段显示译码器/驱动器74LS248等。

（4）数码显示电路—译码器的应用。常见的数码显示器有半导体数码管（LED）和液晶显示器（LCD）两种。其中LED又分为共阴极和共阳极两种类型。半导体数码管和液晶显示器都可以用TTL和CMOS集成电路驱动。显示译码器的作用就是将BCD代码译成数码管所需要的驱动信号。

四、译码显示实验电路原理图

（1）74LS138三线—八线译码器的功能测试电路如图5.34所示。

（2）74LS48 （或CC4511）BCD码七段译码驱动器的功能测试电路如图5.35所示。

图5.34　74LS138逻辑功能测试图

图5.35　74LS48逻辑功能测试图