RAM的结构与原理简介

RAM由存储矩阵、地址译码器、读/写控制器、输入/输出、片选控制等几部分组成，如图9.2.1所示。

1.存储矩阵

存储矩阵是存储器的主体，由若干个存储单元组成。每个存储单元可存放一位二进制信息。为了存取方便，通常将这些存储单元设计成矩阵形式。例如：一个容量为256×4（256个字，每个字4位）的存储器，共有1024个存储单元，这些单元可排成如图9.2.2所示的32行×32列的矩阵。

图9.2.1　RAM的结构示意框图

图9.2.2　RAM的存储矩阵

2.地址译码器

为了区别不同的字，将存放同一个字的存储单元编为一组，并赋予1个号码，称为地址。不同的字单元具有不同的地址，从而在进行读写操作时，可以按地址选择要访问的存储单元。

存储器中的地址译码器通常采用双译码结构。即将输入地址分为行地址和列地址两部分，分别由行、列地址译码电路译码。

3.读/写与片选控制

访问RAM时，对被选中的寄存器，究竟是读还是写，通过读/写控制线进行控制。如果是读，则被选中单元存储的数据经数据线、输入/输出线传送给CPU；如果是写，则CPU将数据经过输入/输出线、数据线存入被选中单元。

一般RAM的读/写控制线高电平为读，低电平为写；也有的RAM读/写控制线是分开的，一根为读，另一根为写。

4.输入/输出

RAM通过输入/输出端与计算机的中央处理单元（CPU）交换数据，读出时它是输出端，写入时它是输入端，即一线二用，由读/写控制线控制。输入/输出端数据线的条数，与一个地址中所对应的寄存器位数相同，例如在1024×1位的RAM中，每个地址中只有1个存储单元（1位寄存器），因此只有1条输入/输出线；而在256×4位的RAM中，每个地址中有4个存储单元（4位寄存器），所以有4条输入/输出线。也有的RAM输入线和输出线是分开的。RAM的输出端一般都具有集电极开路或三态输出结构。

5.片选控制

由于受RAM的集成度限制，一台计算机的存储器系统往往由许多片RAM组合而成。CPU访问存储器时，一次只能访问RAM中的某一片（或几片），即存储器中只有一片（或几片）RAM中的一个地址接受CPU访问，与其交换信息，而其他片RAM与CPU不发生联系，片选就是用来实现这种控制的。通常一片RAM有一根或几根片选线，当某一片的片选线接入有效电平时，该片被选中，地址译码器的输出信号控制该片某个地址的寄存器与CPU接通；当片选线接入无效电平时，则该片与CPU之间处于断开状态。

6.RAM的输入/输出控制电路

图9.2.3给出了一个简单的输入/输出控制电路。

图9.2.3　输入/输出控制电路

当片选信号CS＝1时，G5、G4输出为0，三态门G1、G2、G3均处于高阻状态，输入/输出（I/O）端与存储器内部完全隔离，存储器禁止读/写操作，即不工作。

当CS＝0时，芯片被选通：(www.xing528.com)

当时，G5输出高电平，G3被打开，于是被选中的单元所存储的数据出现在I/O端，存储器执行读操作；

当时，G4输出高电平，G1、G2被打开，此时加在I/O端的数据以互补的形式出现在内部数据线上，并被存入所选中的存储单元，存储器执行写操作。

7.RAM的工作时序

为保证存储器准确无误地工作，加到存储器上的地址、数据和控制信号必须遵守几个时间边界条件。

图9.2.4示出了RAM读出过程的定时关系。读出操作过程如下：

图9.2.4　RAM读操作时序图

将欲读出单元的地址加到存储器的地址输入端；

加入有效的片选信号CS；

在线上加高电平，经过一段延时后，所选择单元的内容出现在I/O端；

让片选信号CS无效，I/O端呈高阻态，本次读出过程结束。

由于地址缓冲器、译码器及输入/输出电路存在延时，在地址信号加到存储器上之后，必须等待一段时间tAA，数据才能稳定地传输到数据输出端，这段时间称为地址存取时间。如果在RAM的地址输入端已经有稳定地址的条件下，加入片选信号，从片选信号有效到数据稳定输出，这段时间间隔记为tACS。显然在进行存储器读操作时，只有在地址和片选信号加入，且分别等待tAA和tACS以后，被读单元的内容才能稳定地出现在数据输出端，这两个条件必须同时满足。图中tRC为读周期，它表示该芯片连续进行两次读操作必需的时间间隔。

写操作的定时波形如图9.2.5所示。写操作过程如下：

图9.2.5　RAM写操作时序图

将欲写入单元的地址加到存储器的地址输入端；

在片选信号CS端加上有效电平，使RAM选通；

将待写入的数据加到数据输入端；

在线上加入低电平，进入写工作状态；

使片选信号无效，数据输入线回到高阻状态。

由于地址改变时，新地址的稳定需要经过一段时间，如果在这段时间内加入写控制信号（即变低），就可能将数据错误地写入其他单元。为防止这种情况出现，在写控制信号有效前，地址必须稳定一段时间tAS，这段时间称为地址建立时间。同时在写信号失效后，地址信号至少还要维持一段写恢复时间tWR。为了保证速度最慢的存储器芯片的写入，写信号有效的时间不得小于写脉冲宽度tWP。此外，对于写入的数据，应在写信号tDW时间内保持稳定，且在写信号失效后继续保持tDH时间。在时序图中还给出了写周期tWC，它反应了连续进行两次写操作所需要的最小时间间隔。对大多数静态半导体存储器来说，读周期和写周期是相等的，一般为十几到几十纳秒。