并联比较型A/D转换器原理与应用

一、电路组成

图8.3.6　3位并联比较型A/D转换器

二、工作原理

由于uI直接送到各比较器的正端，所以若在0≤uI＜（1/15）UREF范围内，则所有的比较器都输出0，即量化值为0，在CP触发后，各触发器的输出Q1Q2…Q7＝0000000，这时优先编码器对进行编码，输出D2D1D0＝000。

若在（1/15）UREF≤uI＜（3/15）UREF范围内，则只有比较器C1输出1，即量化值为1×　（2/15）UREF，在CP触发后，使Q1Q2…Q7＝0000001，这时优先编码器对进行编码，输出D2D1D0＝001。其余依此类推。由此可得到编码器的对应编码输出如表8.3.1所示。(www.xing528.com)

表8.3.1　3位并联比较型A/D转换器量化编码表

注意：如果输入电压范围超出正常范围，即uI＞UREF，7个比较器仍然都输出1，ADC输出111不变，而进入“饱和”状态，不能正常转换。

并联比较型A/D转换器由于转换是并行的，其转换时间只受比较器、触发器和编码电路延迟时间限制，因此转换速度最快。随着分辨率的提高，元件数目要按几何级数增加。一个n位转换器，所用的比较器个数为2n－1，如8位的并行A/D转换器就需要28－1＝255个比较器。由于位数越多，电路越复杂，因此制成分辨率较高的集成并行A/D转换器是比较困难的。使用这种含有寄存器的并行A/D转换电路时，可以不用附加取样－保持电路，因为比较器和寄存器这两部分也兼有取样－保持功能。这也是该电路的一个优点。