集成单稳态触发器优化方案

用逻辑门组成的单稳态触发器虽然电路结构简单，但它存在触发方式单一、输出脉宽稳定性差、调节范围小等缺点。而集成单稳态触发器触发方式灵活，既可用输入脉冲的正跳变触发，又可用负跳变触发，使用十分方便，且工作稳定性好，因此得到广泛应用。常用的集成单稳态触发器有TTL和CMOS两大系列产品，如CT74LS122、CT74LS121、74HC123、MC14098等。

根据电路工作特性不同，集成单稳态触发器分为可重复触发和不可重复触发两种，其逻辑符号如图7.2.5（a）、（b）所示。图7.2.5（a）方框中的总限定符号“1”表示不可重复触发单稳态触发器，该电路在触发进入暂稳态期间如再次受到触发，对原暂稳态时间没有影响，输出脉冲宽度tw仍从第一次触发开始计算，如图7.2.6（a）所示。图7.2.5（b）方框中的总限定符号“”表示可重复触发单稳态触发器，该电路在触发进入暂稳态期间如再次受到触发，则输出脉冲宽度可在此前暂稳态时间的基础上再展宽tw，如图7.2.6（b）所示。因此，采用可重复触发单稳态触发器可方便地得到持续时间更长的输出脉冲宽度。

图7.2.5　集成单稳态触发器的逻辑符号

（a）不可重复触发集成单稳态触发器；（b）可重复触发集成单稳态触发器

图7.2.6　两种集成单稳态触发器的工作波形

（a）不可重复触发单稳态触发器；（b）可重复触发单稳态触发器

一、不可重复触发集成单稳态触发器CT74LS121

CT74LS121是一种典型的TTL型不可重复触发的集成单稳态触发器，其逻辑符号和引脚排列图如图7.2.7所示。图中外引线上的“×”号表示非逻辑连接，常接外接电阻、电容和基准电压等；1A与2A端为下降沿触发输入端，B端为上升沿触发输入端。

图7.2.7　CT74LS121的逻辑符号和引脚排列图

（a）逻辑符号；（b）引脚排列图

CT74LS121的功能表如表7.2.1所示。

表7.2.1　CT74LS121的功能表

由功能表可知，在下述情况下，电路有正脉冲输出：

（1）当1A、2A两个输入端中有1个或2个为低电平，B产生由0到1的正跳变时。

（2）当B＝1，1A、2A中有1个为高电平，另1个产生由1到0的负跳变；或者，当B＝1，1A、2A同时产生由1到0的负跳变时。

集成单稳态触发器CT74LS121的输出脉冲宽度tw：

Rext是外接定时电阻，取值范围为2～40kΩ，外接定时电阻接在Rext/Cext端与电源VCC之间；Cext是外接定时电容，取值范围为10pF～10μF，外接定时电容接在Cext端和 Rext/Cext端之间。由式（7.2.4）可见，输出脉冲宽度tw只取决于Rext和Cext的大小，而与触发脉冲无关。(www.xing528.com)

在输出脉冲宽度不大时，可利用CT74LS121的内部电阻 Rint＝2kΩ取代Rext，使用时将Rint端接电源VCC，不要将Rint端开路。

根据CT74LS121的功能表，可画出图7.2.8所示的工作波形。

图7.2.8　集成单稳态触发器CT74LS121的工作波形

二、 可重复触发集成单稳态触发器CC74HC123

CC74HC123为CMOS系列的集成单稳态触发器，由两个独立可重复触发的单稳态触发器组成，其逻辑符号和引脚排列图如图7.2.9所示，其使用方法与CT74LS121相似。图中为直接复位端，低电平有效。

图7.2.9　CC74HC123的逻辑符号和引脚排列图

（a）逻辑符号；（b）引脚排列图

CC74HC123的功能表如表7.2.2所示。

表7.2.2　CC74HC123的功能表

由功能表可知，在下述情况下，电路有正脉冲输出：

（1）当A＝0时，和B中有1个为高电平，另1个产生由0到1的正跳变。

（2）当时，A产生由1到0的负跳变。

根据CC74HC123的功能表，可画出图7.2.10所示的工作波形。

图7.2.10　集成单稳态触发器CC74HC123的工作波形

从图7.2.10可以看出，进行一次触发时，输出脉冲宽度为tw；如电路触发进入暂稳态后再进行触发时，这时，输出脉冲宽度为；如在暂稳态期间在端上输入低电平，则电路暂稳态立刻终止。