首页 理论教育 案例三:项目定时器实现

案例三:项目定时器实现

时间:2023-06-20 理论教育 版权反馈
【摘要】:图5.7.1定时器三、工作原理1.集成元件介绍CD4518:同步十进制计数器。图5.7.2CD4518引脚排列图图5.7.3CD4511引脚排列图七段显示器:SM4205。SM4205是共阴极七段数码管,其引脚关系如图5.7.4所示:图5.7.4SM4205引脚图555定时器。图5.7.5555定时器的引脚排列图图5.7.6CT74LS00引脚图2.工作原理多谐振荡电路:由555定时器、R1、R2、C1、C2构成多谐振荡器,产生计数脉冲。

案例三:项目定时器实现

一、项目任务

某企业承接了一批定时器的组装与调试任务,请按照相应的企业生产标准完成该产品的组装与调试,实现该产品的基本功能,满足相应的技术指标。装配完成后,利用相关的仪表对电路进行通电测试,记录测试数据。

二、电路结构

定时器电路如图5.7.1所示,电路共由五部分组成。555定时器和R1、R2、C1、R3、LED构成多谐振荡器;CD4518、R6、R7组成两位十进制计数电路;CD4511为4线/7段译码器;R4、R5数码管SM4205组成共阴极显示电路;两个与非门组成定时控制电路。

图5.7.1 定时器

三、工作原理

1.集成元件介绍

(1)CD4518:同步十进制计数器。

CD4518是同步双十进制加法计数器,引脚排列如图5.7.2所示。其中,CLK为时钟输入端;EN为使能端;RST为清0端,高电平控制有效;Q0~Q3为计数输出端(按8421BCD码计数规律);VDD电源端;VSS为接地端。

CD4518为双脉冲控制输入,当上边沿触发时,时钟CP从CLK输入,此时EN为使能端,EN高电平控制有效。当下边沿触发时,时钟CP从EN输入,此时LCK作使能端使用,CLK低电平控制有效。

(2)CD4511:七段译码器。

CD4511是4线/7段显示译码器,引脚排列如图5.7.3所示。该译码器具有较大的输出电流驱动能力,可直接驱动半导体显示器。图中A3、A2、A1、A0为8421BCD码输入端,Ya~Yg为输出端,输出高电平有效,用以驱动共阴极显示器。

图5.7.2 CD4518引脚排列图

图5.7.3 CD4511引脚排列图

(3)七段显示器:SM4205。(www.xing528.com)

SM4205是共阴极七段数码管,其引脚关系如图5.7.4所示:

图5.7.4 SM4205引脚图

(4)555定时器。

555定时器的引脚排列如图5.7.5所示,555定时器的功能可归纳为:“两高出低,两低出高,中间保持;放电管VT的状态与输出相反”。使用时注意:TH电平高低是与img相比较,img电平高低是与img相比较。

(5)CT74LS00:两输入端与非门。

CT74LS00由4个二输入端的与非门构成,GND、VCC分别为接地端和电源端,引脚排列图如图5.7.6所示。与非门的功能特点是:有0出1,全1出0。

图5.7.5 555定时器的引脚排列图

图5.7.6 CT74LS00引脚图

2.工作原理

(1)多谐振荡电路:由555定时器、R1、R2、C1、C2构成多谐振荡器,产生计数脉冲。其产生的脉冲周期为:

T=0.7(R1+2R2)·C1=1(s)

(2)计数译码及显示:由CD4518构成两位十进制加法计数器,个位计数器时钟由CLK输入,此时EN为使能端,上边沿触发有效。十位计数CLK作使能端,时钟由EN输入,下边沿触发有效。个位Q3接十位的EN,个位每10个脉冲,Q3产生一个下边沿,十位触发计数1次,达到逢十进一的目的。最后将计数的结果译码并显示出来。

(3)定时控制:由两个与非门构成定时控制电路。开关置于30s位置时,当计数器十位的Q1、Q0都为高电平1时,与非门输出0(全1出0),此时,个位EN=0,使能端无效,计数器停止计数,否则正常计数。开关置于60s位置时,当计数器十位的Q2、Q1都为1时,与非门输出0(全1出0),此时,个位EN=0,使能端无效,计数器停止计数。分别实现30s和60s定时控制的目的。

图5.7.1中,按下开关S1,计数器清零0有效,电路清0。

免责声明:以上内容源自网络,版权归原作者所有,如有侵犯您的原创版权请告知,我们将尽快删除相关内容。

我要反馈