首页 理论教育 移位寄存器在实际应用中的作用

移位寄存器在实际应用中的作用

时间:2023-06-20 理论教育 版权反馈
【摘要】:图5.6.8所示为由CT74LS194构成的4位简单环形计数器。图5.6.12八进制扭环计数器有效的状态图图5.6.13所示为由CT74LS194构成的五进制扭环计数器。图5.6.13由CT74LS194构成的五进制扭环计数器综上所述,我们可以得出由移位寄存器构成任意奇分频和偶分频电路的方法:当由移位寄存器的第N位输出通过非门接到DSR端时,则构成2N进制的扭环计数器,即得到偶数分频电路,其最高有效位输出端的频率为时钟CP频率的1/。

移位寄存器在实际应用中的作用

一、环形计数器

环形计数器的特点是随着移位脉冲CP的输入,电路按某一方向进行移位操作,向左或向右依次输出1个高电平。对于N位的移位寄存器,可将DSR接最右端触发器的输出QN-1构成右移位环形计数器,反之可构成左移位环形计数器。图5.6.8所示为由CT74LS194构成的4位简单环形计数器。

图5.6.8 由CT74LS194构成的简单环形计数器

图5.6.9 由CT74LS194构成的简单环形计数器的状态图

通过分析,可得到的状态图如图5.6.9所示。如果取D0D1D2D3=1000,先使M1=1,在CP作用下,输入数据被置入移位寄存器,Q0Q1Q2Q3=D0D1D2D3=1000,然后使M1=0,即M1M0=01,移位寄存器进行右移位操作,Q0~Q3依次输出高电平,经过4个CP后电路返回初始状态。但从状态图可知,该电路不能进行自启动。

为克服上述电路没有自启动能力的缺点,根据同步时序逻辑电路的设计方法和单向移位寄存器的电路结构,可得到改进后由CT74LS194构成的具有自启动能力的环形计数器如图5.6.10所示,其状态图请读者自行分析。

图5.6.10 由CT74LS194构成的具有自启动能力的环形计数器

环形计数器的优点是可直接得到不需要经过译码的顺序脉冲,输出的顺序脉冲的抗干扰能力较强,主要缺点是电路状态利用率不高。

二、扭环计数器

扭环计数器又称为约翰逊计数器,其特点是随着移位脉冲CP的输入,电路中每次只有一个触发器翻转,同时电路进行移位操作,输出按某一方向依次增加或减少1个高电平。对于N位的移位寄存器,可将DSR接最右端触发器的输出端img构成右移位扭环计数器,反之可构成左移位扭环计数器。图5.6.11所示为由CT74LS194构成的进制扭环计数器。

图5.6.11 由CT74LS194构成的八进制扭环计数器

通过分析,其有效的状态图如图5.6.12所示,从图中可以看出,该电路共有8个有效状态,所以为八进制扭环计数器,也是一个八分频电路。

图5.6.12 八进制扭环计数器有效的状态图(www.xing528.com)

图5.6.13所示为由CT74LS194构成的五进制扭环计数器。因其有效状态数为5个,故为五进制扭环计数器,也是一个五分频电路,从Q2输出的频率为时钟CP频率的1/5。该电路无须进行预置数输入,其状态图请读者自行分析。

图5.6.13 由CT74LS194构成的五进制扭环计数器

综上所述,我们可以得出由移位寄存器构成任意奇分频和偶分频电路的方法:

(1)当由移位寄存器的第N位输出通过非门接到DSR端时,则构成2N进制的扭环计数器,即得到偶数分频电路,其最高有效位输出端的频率为时钟CP频率的1/(2N)。接到DSL端的方法类似。

(2)当由移位寄存器的第N位和第N-1位的输出通过与非门接到DSR端时,则构成2N-1进制的扭环计数器,即得到奇数分频电路,其最高有效位输出端的频率为时钟CP频率的1/(2N-1)。接到DSL端的方法类似。

扭环计数器的优点是包含的有效状态比环形计数器最高多一倍,同时每一个有效状态与前一个状态相比较只有一位不同,故稳定性较好,但其状态利用率和计数器相比仍然不高。

[例5.6.1] 试用CT74LS194构成一个十三进制扭环计数器,即13分频电路。

解:由题意分析可知,该计数器需要用两片CT74LS194构成,以实现右移位为例,可将低位芯片的Q3接入高位芯片的DSR端。为实现13分频,将整个电路的第6位和第7位(即高位芯片的第2位和第3位)的输出经过与非门接入低位芯片的DSR端。同时,使两芯片的img,M1M0=01。连接图如图5.6.14(a)所示。

由CT74LS194构成的用左移方式实现十三进制扭环计数器的逻辑图如图5.6.14(b)所示。

图5.6.14 CT74LS194构成十三进制的扭环计数器

(a)用右移方式实现;(b)用左移方式实现

免责声明:以上内容源自网络,版权归原作者所有,如有侵犯您的原创版权请告知,我们将尽快删除相关内容。

我要反馈