用集成计数器构建N进制计数器

所谓任意N进制计数器是指长度既非2n进制、又非十进制的计数器，如七进制、二十四进制等计数器，它可以用厂家定型的集成计数器产品外加适当的门电路连接而成。用M进制的集成计数器构成N进制计数器时，若M＞N，则仅需一个M进制集成计数器即可；若M＜N，则需用多个M进制集成计数器连接而成。

集成计数器的输入和输出端有时钟脉冲输入、预置数输入、进位（或借位）输出、计数输出端等，控制端一般有清0端和置数端等。将输入端、输出端和控制端巧妙连接，可以将集成计数器接成我们所需要的任意N进制计数器。而集成计数器的控制方式有同步和异步之分，在进行连接时应考虑不同的控制方式采用不同的连接。

使用集成计数器构成N进制计数器通常采用反馈清0法、反馈置数法和级联法进行综合使用，以构成任意N进制。

一、反馈清0法

反馈清0法是指在现有集成计数器的有效计数循环中选取一个中间状态，通过简单控制电路去控制集成计数器的清0控制端，强行中止其计数趋势，返回到初始0状态重新开始计数。它适用于有反馈清0控制端，且从0状态开始计数的计数器。

因为集成计数器的清0方式有同步清0和异步清0两种，故在选择控制清0的中间状态时有一定的区别。将产生清0信号的状态称为清0状态，设将要构成的N进制计数器的有效状态为S0～SN－1，则采用同步清0方式的芯片时，清0状态为SN－1，而采用异步清0方式的芯片时，清0状态为SN。因为同步清0方式的芯片，计数到SN－1状态时，虽然此时反馈的控制信号有效，但因为同时必须在时钟脉冲CP的有效沿，故须到下一个CP（即第N个CP）的有效沿到来时才会清0，其有效循环状态为S0～SN－1共N个有效状态。也就是说同步清0方式控制清0信号的状态还会出现。而对于异步清0方式的芯片，一旦反馈的控制信号有效，无论是否有CP的有效沿，计数器都会清0。故当计数到SN时，计数器马上实行清0，使SN状态被0状态取代，计数器的有效状态仍然为S0～SN－1共N个有效状态，此时SN为过渡状态。也就是说异步清0方式控制清0信号的状态不会出现。

使用反馈清0法构成N进制计数器的步骤如下：

（1）根据芯片的清0方式（同步或异步）确定清0的状态。

（2）写出清0状态对应的二进制代码，其中二进制计数器芯片将控制状态数转换成对应的二进制数，而十进制计数器芯片则写出控制状态数对应的BCD码。

（3）根据芯片控制端的特点（高电平控制有效或低电平控制有效）写出相应的控制函数表达式。

（4）画出连线图。

[例5.5.1]　用集成计数器CT74LS90构成六进制计数器。

解：

（1）CT74LS90是采用异步清0方式的计数器，故应选SN＝S6为清0状态。

（2）CT74LS90可构成8421BCD码的十进制数，故S6＝0110。

（3）由于CT74LS90的清0信号为高电平有效，且有R0＝R0A·R0B，故要求R0A、R0B同时为高电平1时计数器才清0，故清0控制表达式为：R0A＝R0B＝Q2·Q1。

（4）根据上式画出连接电路图如图5.5.23所示。

图5.5.23　用CT74LS90构成六进制计数器

[例5.5.2]　用集成计数器CT74LS162构成八进制计数器。

解：

（1）CT74LS162是采用同步清0方式的计数器，故应选SN－1＝S7为清0状态。

（2）因该集成芯片为十进制计数器，故S7＝Q3Q2Q1Q0＝（0111）8421BCD。

图5.5.24　CT74LS162构成的八进制计数器

（a）用控制端 实现；（b）用控制端实现

二、反馈置数法

用反馈清0法来构成N进制计数器只能实现S0～SN－1，即其初始状态只能是0态。如果计数器需要从某个特定的状态开始计数，反馈清0法就不能完成了。而反馈置数法则可以指定任意状态作为计数循环的起始状态。

采用反馈置数法来构成N进制计数器所选用的集成计数器必须要有预置数功能，它的置数控制状态的选择同样取决于芯片采用的是同步置数还是异步置数方式。

使用反馈置数法来构成N进制计数器的步骤与反馈清0法相似：

（1）根据芯片的置数方式（同步或异步）确定置数的状态SN－1或SN，同步方式选SN－1，异步方式选SN。

（2）写出置数控制状态所对应的二进制代码。其中二进制计数器芯片将控制状态数转换成对应的二进制数，而十进制计数器芯片则写出控制状态数对应的BCD码。(www.xing528.com)

（3）根据芯片控制端的特点（高电平控制有效或低电平控制有效）写出相应的控制函数表达式。

（4）根据指定的有效循环起始状态设定预置数的值。

（5）画出连线图。

用反馈置数法可以在集成计数器的有效循环内任意选定一段作为有效计数循环。

[例5.5.3]　用集成计数器CT74LS160构成0001～0111循环的计数器。

解：可以看出该计数器的初始状态是0001，结束状态是0111。

因CT74LS160为同步置数方式且低电平控制有效，故置数控制状态取0111，对应控制端的表达式为

由于计数起始状态是0001，所以将并行输入预置数设为：D3＝0、D2＝0、D1＝0、D0＝1，画出逻辑图如图5.5.25所示。

图5.5.25　CT74LS160构成计数器0001～0111循环的计数器

三、级联法

级联法是一种扩展计数器容量的方法，如果一个集成芯片的计数容量不够，可串接多个集成计数器芯片，其总容量为各片计数容量之积。

同步集成计数器与异步集成计数器在使用级联法构成N进制计数器时，其连接方式各有特点。同步集成计数器连接时，一般将计数脉冲接到所有集成芯片的时钟输入端，并将低位的进位输出作为高位的计数控制信号（即片选信号），但应注意区别控制信号的有效电平不同时的连接方式。异步集成计数器连接时，计数脉冲只需加到低位集成芯片的时钟输入端，低位的进位（或借位）输出或者低位最高有效位的输出Q作为高位芯片的时钟脉冲输入端，但应注意区别触发有效沿不同时的连接方式。

图5.5.26为用CT74LS90构成的三十二进制计数器。将CT74LS90（1）的Q3作为输出信号接入CT74LS90（2）的时钟脉冲输入端，这样每输入10个CP，CT74LS90（1）的Q3由1变为0，此时CT74LS90（2）的时钟脉冲输入端产生有效触发沿，其状态变化一次，相当于逢10进1的进位信号。且当十位芯片CT74LS90（2）计到 3，同时个位芯片 CT74LS90（1）计到 2，即 S32＝时， 与门输出 1， 使两个集成芯片高电平控制有效的异步清0端 R0A和 R0B同时有效，此时（00110010）8421BCD状态被（00000000）8421BCD状态取代，计数器回到0态，从而实现00～31的循环，即实现三十二进制计数功能。

图5.5.26　两片CT74LS90构成的三十二进制计数器

同时，该电路为三十二分频器，计数器最高有效位输出端的输出频率为时钟脉冲CP的1/32。故一个N进制计数器的最高有效位输出端Qi的输出频率为时钟脉冲CP的1/N，即N进制计数器也是一个N进制的分频器。

[例5.5.4]　用集成计数器CT74LS197构成二十四进制计数器。

解：因为一片CT74LS197只有十六个有效状态，故最多只能表示1位的十六进制，而24＞16，所以要用两片CT74LS197来实现，具体步骤如下：

（1）CT74LS197是采用异步清0方式的计数器，故应选SN＝S24为清0状态。

（4）根据上式画出连接电路图如图5.5.27所示。

图5.5.27　两片CT74LS197构成的二十四进制计数器

同理，该电路同时为二十四分频器，计数器最高有效位输出端Q′0的输出频率为时钟脉冲CP的1/24。Q3、Q2、Q1、Q0端分别输出十六、八、四、二分频信号。

[例5.5.5]　试用集成同步十进制加法计数器CT74LS160构成一个二十四进制计数器。

解：一片CT74LS160只有十个有效状态，故最多只能表示1位的十进制数，将两片CT74LS160进行级联后其最大容量为100。低位芯片计到9时，高位芯片的计数控制端有效，在下一个时钟脉冲（即第10个CP）的有效沿到来时高位芯片才进行计数，此时低位片返回0态，高位片加1，所以可以将低位片的进位输出作为高位片的计数控制信号，达到低位逢10向高位进1的目的。

需要说明的是，有时同步计数器集成芯片也可以用低位芯片的进位输出端CO去控制高位芯片的时钟输入CP，但应根据低位进位输出CO的有效电平和高位CP的有效边沿的具体情况来进行连接。如本例题中可将低位的CO经非门后接入高位的CP，同时，让两个集成芯片的计数控制端均为有效电平。

图5.5.28　CT74LS160构成的二十四进制计数器

图5.5.29　反馈置数法将CT74LS160构成二十四进制计数器

[例5.5.7]　试用集成同步十进制加/减可逆计数器CT74LS168构成一个四十六进制加法计数器。

图5.5.30　CT74LS168构成四十六进制加法计数器

图5.5.31　CT74LS190构成六十八进制加法计数器