同步时序逻辑电路的设计优化

同步时序逻辑电路的设计过程一般按如下步骤进行。

1.根据设计要求，确定所用触发器的个数及类型

可根据设计电路的有效状态数M，确定触发器的个数n，它们之间必须满足2n≥M。同时确定所选用触发器的类型，由于不同逻辑功能的触发器其驱动方程不同，因此，设计出来的电路也不同。

2.画出状态转换图

根据给定的设计要求，先确定电路的状态数，弄清楚现态和次态之间的关系，并为每一个状态指定一个二进制编码，可得到电路的状态转换图，确定之后要反复核对该状态图是否满足设计要求。这一步是同步时序逻辑电路设计的关键。

3.画出电路的状态卡诺图及输出卡诺图

根据状态转换图可画出综合状态卡诺图和输出卡诺图，并将综合状态卡诺图分解成各触发器Qn＋1的状态卡诺图。

注意：有效循环圈之外不用的状态视为无效工作状态，可当作无关项来处理，在卡诺图中用“×”表示。(www.xing528.com)

4.化简得状态方程和输出方程

根据各触发器的状态卡诺图化简分别得各Qn＋1触发器的状态方程，同时化简得输出方程。

5.写出驱动方程

将上一步得到的各触发器的状态方程与其特性方程比较，可以直接写出驱动方程。

6.检查电路能否自启动，并画出逻辑电路图

对于存在无效工作状态的逻辑设计，则需要将无效状态的值代入状态方程中（或者根据状态方程卡诺图化简时的圈组情况，被圈入的Qn＋1的值用1表示，没圈入的Qn＋1的值用0表示），检验当电路进入无效状态后能否直接或间接地自动进入有效循环圈中的正常工作状态，来判断设计的电路是否具备自启动能力。对于不能自启动的电路，则需要修改设计，使电路能够自启动。

同时，根据所得到的驱动方程与输出方程，画出所设计的逻辑电路图。