一、逻辑符号
边沿JK触发器的逻辑符号如图4.5.1所示，图中框内“∧”表示边沿触发有效，CP控制端外面的小圆圈“○”表示在CP下降沿触发有效。
二、逻辑功能
边沿JK触发器的电路结构特点是：利用CP输入端与J、K输入端经过不同的路径到达同一门电路所用的传输延迟时间不一样的原理，在CP有效沿到来时前一瞬间才接收J、K端的输入信号，使电路的状态发生改变，而在CP为其他值时，无论J、K为何值，电路状态都不会改变。故它比主从JK触发器的稳定性和抗干扰能力都大大增强，不会发生一次性翻转现象。由于其状态的改变发生在CP脉冲的边沿，故称为边沿触发器。
边沿JK触发器与主从JK触发器的逻辑功能相同，故其特性方程和特性表也一样。
边沿JK触发器逻辑功能可表述为：在CP有效沿到来时，取决于CP有效沿前一瞬间的JK：“00保持，11翻转，其余随J变”。
[例4.5.1] 已知边沿JK触发器的输入波形如图4.5.2所示，设触发器的初始状态为1态，试画出输出端Q的波形。
图4.5.1 边沿JK触发器的逻辑符号
图4.5.2 边沿JK触发器的工作波形
解：当第1个CP脉冲的下降沿到来时，由于下降沿前一瞬间的J＝0，K＝1，输出随J变，故触发器置0态，其余时间触发器保持不变。
当第2个CP脉冲的下降沿到来时，由于前一瞬间的J＝1，K＝1，触发器翻转，由原来的0态变为1态，其余时间触发器保持不变。
当第3个CP脉冲的下降沿到来时，由于前一瞬间的J＝0，K＝0，触发器保持原来的1态不变，其余时间触发器依然保持。(www.xing528.com)
当第4个CP脉冲的下降沿到来时，由于前一瞬间的J＝1，K＝0，输出随J变，故触发器置1态，其余时间触发器保持不变。
当第5个CP脉冲的下降沿到来时，由于下降沿前一瞬间的J＝0，K＝1，输出随J变，故触发器置0态，其余时间触发器保持不变。
由上分析可知，在CP边沿的控制下，根据J、K取值的不同，边沿JK触发器具有保持、置0、置1、翻转4种功能，故边沿JK触发器是目前功能最全、应用最广的触发器。
三、集成边沿JK触发器CT74LS112简介
CT74LS112芯片是由两个独立的下降沿触发有效的TTL型边沿JK触发器组成的，采用双列直插式16脚封装，逻辑符号如图4.5.3（a）所示。
和
端分别为触发器的直接复位端和直接置位端，用于将触发器直接置0或置1，符号中的小圆圈表示低电平控制有效。如图4.5.3（b）所示为CT74LS112的引脚排列图。
图4.5.3 CT74LS112的逻辑符号和引脚排列图
（a）逻辑符号；（b）引脚排列图
表4.5.1为CT74LS112的逻辑功能表，由该表可以看出CT74LS112的逻辑功能如下：
表4.5.1 CT74LS112的逻辑功能表
[例4.5.2] 边沿JK触发器CT74LS112的各输入波形如图4.5.4所示，设触发器的初始状态为0态，试画出对应的输出端的波形。
图4.5.4 具有异步输入端的边沿JK触发器的工作波形
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
