首页 理论教育 数显逻辑笔项目案例一:优化方案

数显逻辑笔项目案例一:优化方案

时间:2023-06-20 理论教育 版权反馈
【摘要】:CD4511是4线/7段显示译码器,引脚排列如图3.11.2所示。图3.11.1数显逻辑笔七段显示器:SM4205。图3.11.2CD4511引脚排列图图3.11.3SM4205引脚图S8050:NPN型三极管。

数显逻辑笔项目案例一:优化方案

一、项目任务

某企业承接了一批数显逻辑笔的组装与调试任务,请按照相应的企业生产标准完成该产品的组装与调试,实现该产品的基本功能,满足相应的技术指标。装配完成后,利用相关的仪表对电路进行通电测试,记录测试数据。

二、电路结构

数显逻辑笔电路如图3.11.1所示,电路共由三部分组成。Q1、R2、R3、R4、R6、C1、VD1、R1、C3构成控制电路;CD4511为 4线/7段译码器; VD2、 R5、R7、Q2和七段数码管SM4205组成显示电路。C2电源滤波电容。

三、工作原理

1.元器件介绍

(1)CD4511:七段译码器。

CD4511是4线/7段显示译码器,引脚排列如图3.11.2所示。A3、A2、A1、A0为8421BCD码输入端,Ya~Yg为输出端,输出高电平有效,用以驱动共阴极显示器

其中,img为数据锁存控制端 img,输出数据;img,锁存数据);img为消隐端(img消隐);img为试灯端。

图3.11.1 数显逻辑笔

(2)七段显示器:SM4205。(www.xing528.com)

SM4205是共阴极七段数码管,其引脚关系如图3.11.3所示。

图3.11.2 CD4511引脚排列图

图3.11.3 SM4205引脚图

(3)S8050:NPN型三极管

S8050为NPN型小功率三极管,其中,1脚为发射极,2脚为基极,3脚为集电极

2.工作原理

(1)无电压输入时:三极管Q1饱和导通,译码器CD4511的消隐端img(为有效电平),电路处于消隐状态,数码管不显示。

(2)当输入为高电平时:输入信号通过加速电路R1、C3,使译码器CD4511的输入端B、C同时为1,故译码器输入的8421BCD码为DCBA=0110,通过译码器与七段显示器的特殊错位连接,显示器显示字型H。

(3)当输入为低电平时:输入信号通过加速电路R1、C3,使译码器CD4511的输入端B=0,此时Q1截止,输入端C=1,故译码器输入的8421BCD码为DCBA=0100,通过译码器与七段显示器的错位连接,显示器显示字型L。

免责声明:以上内容源自网络,版权归原作者所有,如有侵犯您的原创版权请告知,我们将尽快删除相关内容。

我要反馈