多位加法器的优化设计

实行多位二进制数加法运算的电路称为多位加法器。按照相加方式的不同，分为串行进位加法器和超前进位加法器。

一、串行进位加法器

图3.8.4所示为由4个1位的全加器组成的4位串行进位加法器，低位全加器的进位输出CO和相邻高位全加器的进位输入端CI相连，最低位的进位输入端接地。显然任一位的加法运算必须在低一位的运算完成之后才能进行，它类似于人习惯的运算方式。因此，串行进位加法器的逻辑电路比较简单，但它的运行速度不高。当要求运算速度较高时，可采用超前进位加法器。

图3.8.4　4位串行进位加法器

二、超前进位加法器

为了提高加法的运算速度，必须设法减少进位信号的传递时间，人们又设计了一种多位数超前进位加法逻辑电路，使每位的进位信号只由加数和被加数决定，而与低位的进位无关。其设计概念如下：

由全加器的表达式（3.8.5）和式（3.8.6）可定义两个中间变量Gn和Pn(www.xing528.com)

当An＝Bn＝1时，Gn＝1，由式（3.8.6） 得Cn＝1，即产生进位，故Gn称为进位产生变量。若Pn＝1，则AnBn＝0，由式（3.8.6） 得Cn＝Cn－1， 即Pn＝1时，低位的进位能传送到高位的进位输出端，故称Pn为传输变量。这两个量均与进位信号无关。

将式（3.8.7）和式（3.8.8）代入式（3.8.5）和式（3.8.6），得

由式（3.8.10）可得各进位信号逻辑表达式如下：

因为进位信号只与变量Gn、Pn、C－1有关，而C－1为向最低位的进位信号，其值为0，所以各位的进位信号只与两个加数有关，它们可以并行产生，从而大大提高了速度。电路图从略，读者可根据上式自行画出。图3.8.5所示为中规模4位超前进位加法器CT74LS283的逻辑符号。

图3.8.5　CT74LS283的逻辑符号

超前进位加法器大大提高了运算速度，但是，随着加法器位数的增加，超前进位逻辑电路越来越复杂。超前进位加法集成电路的级联仍采用串行进位方式。