【摘要】：图3.8.1半加器的逻辑图和逻辑符号逻辑图；逻辑符号；曾用逻辑符号二、全加器除了考虑本位两个二进制数相加以外，还考虑相邻低位向本位的进位数相加的运算电路，称为全加器。An和Bn先在第1个半加器中相加，得出的结果再和Cn－1在第2个半加器中相加，即得全加器的和Sn。图3.8.3两个半加器和一个或门组成全加器
一、半加器
只考虑本位两个二进制数A和B相加，不考虑低位来的进位数的加法运算电路，称为半加器。真值表见表3.8.1。其中，S为本位和，C为本位向高位的进位数。
表3.8.1 半加器的真值表
续表
根据真值表写出逻辑函数表达式如下：
由上式可画出如图3.8.1（a）半加器的逻辑图，图3.8.1（b）为逻辑符号，方框内的“∑”为加法运算的总限定符号，图3.8.1（c）为半加器曾用的逻辑符号。
图3.8.1 半加器的逻辑图和逻辑符号
（a）逻辑图；（b）逻辑符号；（c）曾用逻辑符号
二、全加器
除了考虑本位两个二进制数相加以外，还考虑相邻低位向本位的进位数相加的运算电路，称为全加器。全加器的真值表见表3.8.2。其中An和Bn分别为本位的被加数和加数，Cn－1为低位来的进位数，Sn为本位和，Cn为本位向高位的进位数。(www.xing528.com)
表3.8.2 全加器的真值表
根据真值表写出逻辑函数表达式如下：
对上述两式进行变形和化简后得
根据逻辑函数表达式可画出如图3.8.2（a）所示全加器的逻辑图，图3.8.2（b）所示为逻辑符号，图3.8.2（c）所示为全加器曾用的逻辑符号。
图3.8.2 全加器的逻辑图和逻辑符号
（a）逻辑图；（b）逻辑符号；（c）曾用逻辑符号
全加器也可用两个半加器和一个或门组成，如图3.8.3所示。An和Bn先在第1个半加器中相加，得出的结果再和Cn－1在第2个半加器中相加，即得全加器的和Sn。两个半加器的进位数通过或门输出作为本位进位数Cn。
图3.8.3 两个半加器和一个或门组成全加器
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
