应用二进制译码器的场景与方法

一、用译码器实现组合逻辑电路

因为n个输入变量的二进制译码器的输出为其对应的2n个最小项（或最小项的反），而任一逻辑函数均可表示为最小项表达式（即标准与或式）的形式，故利用二进制译码器和门电路可实现单输出或多输出组合逻辑电路的设计。使用方法为：当译码器的输出为低电平有效时，选用与非门；当译码器的输出为高电平有效时，选用或门。

[例3.5.1]　试用CT74LS138实现逻辑函数Y＝AC＋AB。

解：（1）写出函数的最小项表达式

（2）令A＝A2、B＝A1、C＝A0，则上式可以写为

（3）画出逻辑函数对应的电路图，如图3.5.4所示。

如果本题采用高电平输出有效的译码器设计时，则表达式可写为

则其逻辑函数对应的电路图如图3.5.5所示。

图3.5.4　[例3.5.1]的逻辑电路图

图3.5.5　[例3.5.1]高电平输出有效的逻辑图

[例3.5.2]　试用74LS138和门电路实现多输出组合逻辑电路，输出函数式为(www.xing528.com)

解：（1）写出函数的最小项表达式

（2）令A＝A2、B＝A1、C＝A0，则上式可以写为

（3）画出逻辑函数对应的电路图，如图3.5.6所示。

图3.5.6　[例3.5.2]的逻辑图

二、二进制译码器的扩展

图3.5.7所示为两片CT74LS138构成的4线－16线译码器，CT74LS138（1）为低位片，CT74LS138（2）为高位片。

图3.5.7　两片CT74LS138构成的4线－16线译码器

当输入A3＝0时，低位片CT74LS138（1）工作，当输入A3A2A1A0在0000～0111之间变化时，对应的输出端输出有效的低电平0，而此时高位片CT74LS138（2）因A3＝0，被禁止译码，输出均为高电平1。

当输入A3＝1时，低位片CT74LS138（1）因A3＝1而禁止译码，输出均为高电平1，高位片CT74LS138（2）工作，这时输入A3A2A1A0在1000～1111之间变化时，对应的输出端输出有效的低电平0。