菜单“Tool”→“ERC”用于电气规则检查。检查内容很多，最主要的是检查电路原理图中元器件之间的相互连接是否有违反电气规则的错误。执行菜单“Tool”→“ERC”，屏幕显示图1-50所示的对话框。
图1-49 Advanced Options选项卡
图1-50 电气规则检查Setup选项卡
在电气规则检查对话框中显示的是电气检查规则，这些规则分为两个选项卡而设置。
1.Setup选项卡
电气规则检查Setup选项卡如图1-50所示。
（1）ERCO ptions区域 该区域设置检查错误的种类。其中
1）Multiple net names on net：一个网络上有多个网络标号。
2）Unconnected net labels：没有连接的网络标号。
3）Unconnected power objects：没有连接的电源实体。
4）Duplicate sheet numbers：在多原理图设计中，原理图的图号重复。
5）Duplicate component designators：重复的元器件序号。
6）Bus label format errors：总线名称格式错误。
7）Floating input pins：输入引脚悬空。
8）Suppress warnings：不将警告信息记录在错误报告中。
（2）Options区域 该区域给出处理错误的方法。
1）Create report file：建立报告文件。
2）Add error makers：在错误的地方添加错误标记。
3）Descend into sheet parts：设定检查范围是否包括图样符号中的电路。
（3）Sheets to Netlist下拉列表框 设置检查范围。
1）Active sheet：只检查当前窗口中的原理图。
2）Active project：检查当前项目。
3）Active sheet plussub sheets：检查当前电路图和它的子图。
（4）Net Identifier Scope下拉列表框 设置端口和网络标号的有效范围。
1）Net Label and Parts Global；网络标号和端口全局有效。
2）Only Parts Global：只有端口全局有效。
3）Sheet Symbol/Port Connections：图样符号端口只和它内部的分电路端口是相连的。
2.RuleMatrix选项卡
Rule Matrix（检查规则矩阵）选项卡如图1-51所示。
检查规则矩阵用于设置各种引脚连接之间的关系。绿色表示没有错误，红色表示有错误，黄色表示警告。
下面列出了不同电气属性类型的引脚：
1）Input Pin：输入型引脚。
2）IO Pin：输入/输出引脚。
3）Output Pin：输出型引脚。
4）Open Collector Pin：集电极开路引脚。
5）Passive Pin：无源元器件引脚。
6）HiZ Pin：三态引脚。
7）Open Emitter Pin：发射极开路引脚。
8）Power Pin：电源引脚。
9）Input Port：输入端口。
10）Output Port：输出端口。
图1-51 Rule Matrix选项卡
11）Bidirectional Port：双向端口。
12）Unspecified Port：无方向端口。
13）Input Sheet Entry：输入型图样符号端口。
14）Output Sheet Entry：输出型图样符号端口。
15）Bidirectional Sheet Entry：双向图样符号端口。
16）Unspecified Sheet Entry：无方向图样符号端口。
17）Unconnected：无连接。
检查规则矩阵的意思是水平检查项目和垂直检查项目连接在一起时，将按照设定的颜色代表的内容写入检查规则矩阵。例如水平检查项目OutputPin和垂直检查项目OutputPin交叉点为红色，说明若检查时发现输出脚和输出脚连接的情况时，就认为发生了错误，要将错误情况写进错误报告，并标记错误位置。用鼠标单击交叉点可以更改颜色，颜色改变的顺序为绿、黄、红。
SetDefaults按钮：该按钮用于恢复检查规则矩阵的默认值。
3.电气规则检查结果分析和改错
（1）检查结果显示格式 执行菜单“Tool”→“ERC”，检查结果会以“∗.ERC”格式显示，如图1-52所示。
（2）Error Reporting错误报告 如果电气规则检查结果有错误，修改错误之后才能进行下一个步骤的操作，下列是进行电气规则检查出现错误的中英文对照：
图1-52 电气规则检查结果
1）Violations Associated with Buses有关总线电气错误的各类型（共12项）。
①Bus indices out of range总线分支索引超出范围。
②Bus range syntax errors总线范围的语法错误。
③Illegal bus range values非法的总线范围值。
④Illegal bus definitions定义的总线非法。
⑤Mismatched bus label ordering总线分支网络标号错误排序。
⑥Mismatched bus /wireobject on wire/bus总线/导线错误的连接导线/总线。(www.xing528.com)
⑦Mismatched bus widths总线宽度错误。
⑧Mismatched bus sectionindex ordering总线范围值表达错误。
⑨Mismatched electrical typeson bus总线上错误的电气类型。
⑩Mismatched generics on bus（first index）总线范围值的首位错误。
⑪Mismatched generics on bus（secondindex）总线范围值末位错误。
⑪Mixedgenerics and numeric bus labeling总线命名规则错误。
2）Violations Associated Components有关元器件符号电气错误（共20项）。
①Component Implementations with duplicate pins usage元器件引脚在原理图中重复被使用。
②Component Implementations with invalid pin mappings元器件引脚在应用中和PCB封装中的焊盘不符。
③Component Implementations with missing pin sin sequence元器件引脚的序号出现序号丢失。
④Component containing duplicate sub-parts元器件中出现了重复的子部分。
⑤Component with duplicate Implementations元器件被重复使用。
⑥Component with duplicate pins元器件中有重复的引脚。
⑦Duplicate component models一个元器件被定义多种重复模型。
⑧Duplicate part designators元器件中出现标号重复的部分。
⑨Errorsin component model parameters元器件模型中出现错误的参数。
⑩Extra pin found in component display mode多余的引脚在元器件上显示
⑪Mismatched hidden pin component元器件隐藏引脚的连接不匹配。
⑪Mismatched pin visibility引脚的可视性不匹配。
⑪Missing component model parameters元器件模型参数丢失。
⑪Missing component models 元器件模型丢失。
⑪Missing component models in model files 元器件模型不能在模型文件中找到。
⑪Missing pin found in component display mode 不见的引脚在元器件上显示。
⑪Models found in different model locations 元器件模型在未知的路径中找到。
⑪Sheet symbol with duplicate entries 方框电路图中出现重复的端口。
⑪Un- designated parts requiring annotation 未标记的部分需要自动标号。
⑳Unused sub- part in component 元器件中某个部分未使用。
3）Violations Associated with Document 相关的文档电气错误（共10项）。
①conflicting constraints 约束不一致。
②duplicate sheet symbol name 原理图中重复的框图符号名称。
③duplicate sheet numbers 重复的原理图图纸序号。
④missing child sheet for sheet symbol 框图没有对应的子电路图。
⑤missing configuration target 缺少配置对象。
⑥missing sub- project sheet for component 元器件丢失子项目。
⑦multiple configuration targets 无效的配置对象。
⑧multiple top- level document 无效的顶层文件。
⑨port not linked to parent sheet symbol 子原理图中的端口没有对应到总原理图上的端口。
⑩sheet enter not linked to child sheet 方框电路图上的端口在对应子原理图中没有对应端口。
4）Violations Associated with Nets 有关网络电气错误（共19项）
①adding hidden net to sheet 原理图中添加隐藏网络。
②adding items from hidden net to net 在隐藏网络中添加对象到已有网络中。
③auto- assigned ports to device pins 自动分配端口到设备引脚。
④duplicate nets 原理图中出现重名的网络。
⑤floating net labels 原理图中有悬空的网络标签。
⑥global power- objects scope changes 全局的电源符号错误。
⑦net parameters with no name 网络属性中缺少名称。
⑧net parameters with no value 网络属性中缺少赋值。
⑨nets containing floating input pins 网络包括悬空的输入引脚。
⑩nets with multiple names 同一个网络被附加多个网络名。
⑪nets with no driving source 网络中没有驱动。
⑫nets with only one pin 网络只连接一个引脚。
⑬nets with possible connection problems 网络可能有连接上的错误。
⑭signals with multiple drivers 重复的驱动信号。
⑮sheets containing duplicate ports 原理图中包含重复的端口。
⑯signals with load 信号有负载。
⑰signals with drivers 信号有驱动。
⑱unconnected objects in net 网络中的元器件出现未连接对象。
⑲unconnected wires 原理图中有没连接的导线。
5）Violations Associated with Others 有关原理图的各种类型的错误（3项）
①No Error无错误。
②Object not completely within sheet boundaries原理图中的对象超出了图纸边框。
③Off- grid object原理图中的对象不在格点位置。
6）Violations Associated with Parameters有关参数错误的各种类型
①same parameter containing different types相同的参数出现在不同的模型中。
②same parameter containing different values相同的参数出现了不同的取值。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
