【摘要】：但是随着薄氧化层厚度tOX不断快速缩小的趋势，栅氧隧穿泄漏和栅感应漏泄漏很快就会达到与亚阈区电流相比拟的程度。为了将其置于可控状态，需要采用有效的技术。传统的泄漏减小技术，例如减小电源电压和关断未使用的部分，仍然是应对新泄漏成分的有效手段。栅泄漏抑制的现有其他方法包括引脚重排[36]和电场弛豫[37]方法。引脚重排技术利用了栅泄漏与非传导层叠中“关断”器件位置的依赖关系。
在130nm技术中，栅泄漏电流仍然不是主要的泄漏部分。但是随着薄氧化层厚度tOX不断快速缩小的趋势，栅氧隧穿泄漏和栅感应漏泄漏（GIDL）很快就会达到与亚阈区电流相比拟的程度。为了将其置于可控状态，需要采用有效的技术。传统的泄漏减小技术，例如减小电源电压和关断未使用的部分，仍然是应对新泄漏成分的有效手段。栅泄漏抑制的现有其他方法包括引脚重排[36]和电场弛豫（Electrical Field Relaxation，EFR）[37]方法。引脚重排技术利用了栅泄漏与非传导层叠中“关断”器件位置的依赖关系。引脚重排优化结果表明，待机栅泄漏得到22%～82%的减小，并且运行器件的栅泄漏也得到高达25%的减小[36]。通过使SRAM单元晶体管的栅漏电压从1.5V减小到1V[37]，EFR方法使GIDL电流减小了90%。应用双tOX是在未来高速、低功耗DRAM设计中建议采用的一项技术，其中外围电路中采用薄tOX有助于实现更快的操作，而核心单元采用厚tOX确保了稳定的工作并抑制栅隧穿泄漏电流。同样，采用双Vth和双VDD可以满足RAM单元和外围电路的不同要求，实现对存储器性能和功耗的优化设计。除了电路改善，未来在技术层次的创新，例如新的有低泄漏和高介质常数特点的栅介质材料的开发，可能是最期望的方法[103]。(www.xing528.com)
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
