【摘要】：随着整个系统对数据率的要求不断增加，基于更先进工艺的I/O设计变得更加困难。不要单独考虑I/O缓冲器的设计，而应该考虑整个I/O系统，以使得在维持较小晶片总面积的情况下，使整个I/O系统得到完全的优化，提供期望的性能。I/O设计的未来趋势没有发生任何变化，仅数据率在增加。由于串联接口能在消耗更小的总体功耗和采用较少I/O引脚数的情况下实现高速工作，正得到更加普遍的使用。
随着整个系统对数据率的要求不断增加，基于更先进工艺的I/O设计变得更加困难。设计者必须对最终应用有一个完整的理解，以确保能满足严格的要求。必须采用如前置放大和均衡化等新的电路技术来满足更高的I/O带宽要求。可以在CML缓冲器中使用感性峰值以进一步增加带宽。所有的这些技术增加了I/O缓冲器设计的复杂性。
成功实现更高的数据率会要求有更快的边缘速率，而这会同时产生更多的瞬态开关噪声。现在设计者只好采用晶片上去耦，以有助于减小电源电压降低和地弹的影响。必须认真考虑集成在封装外壳内的晶片，以使封装寄生最小。不要单独考虑I/O缓冲器的设计，而应该考虑整个I/O系统，以使得在维持较小晶片总面积的情况下，使整个I/O系统得到完全的优化，提供期望的性能。在启动详细设计之前，应该建立初始的宏模型以确立整个系统从晶体管级到系统级的全局要求。(www.xing528.com)
I/O设计的未来趋势没有发生任何变化，仅数据率在增加。由于串联接口能在消耗更小的总体功耗和采用较少I/O引脚数的情况下实现高速工作，正得到更加普遍的使用。这些串联接口的更高的数据率将要求更高的集成度，以保证能实现性能目标。另外，由于IC最终用户要进行系统级仿真以验证他们的板级和系统级设计，因此建模将变得势在必行。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
