小电容ESD保护电路在PS和ND模式ESD应力下开启

为了验证小电容ESD保护电路在引脚对引脚ESD应力下开启的有效性，在运算放大器的反相引脚施加脉冲发生器（HP 8118A）产生的一个方波电压脉冲，而运算放大器的同相管脚接地并且VDDA与VSSA悬空。在正和负引脚到引脚ESD应力条件下的验证实验电路图分别如图5-12 a和图5-12b所示。

在正的引脚到引脚ESD应力条件下测量的电压波形如图5-13a和图5-13b所示。图5-13a所示的电压波形是直接由HP 8118A脉冲发生器产生的高度为

图5-12 建立试验以验证低电容ESD保护电路在正（图a）和负（图b）的引脚到引脚ESD应力条件下开启的有效性

图5-13 a）由脉冲发生器产生的8V脉冲电压测量波形 b）在图5-12a所示的引脚到 引脚应力条件下，8V电压脉冲被加到模拟反相输入引脚时的衰退波形

8V、脉宽为200ns的电压脉冲。8V电压脉冲的上升时间约为10ns，这与HBM ESD脉冲的上升时间相似。0.35μm无附加ESD注入工艺调整的金属硅化物CMOS工艺中的NMOS Mn1的漏极击穿电压约为8.5V。因此，脉冲高度为8V的电压脉冲不会引起模拟电路ESD保护电路中Mn1的漏极击穿。在模拟信号引脚加这样一个电压脉冲可以真实验证建议的模拟电路ESD保护电路开启的有效性。

虽然这个正电压脉冲被加到图5-12a所示的输入引脚，但是小电容ESD保护电路对他起到钳位作用，衰减的电压波形如图5-13b所示。在负的引脚对引脚ESD应力条件下测量得到的电压波形如图5-14a和图5-14b所示。图5-14a显示的电压波形是直接由脉冲发生器产生的脉冲高度为-8V、脉宽为200ns的负电压脉冲。当该负电压脉冲加到如图5-12b所示的输入脚时，被模拟电路ESD保护电路钳位到仅-5V的水平，其衰退的电压波形如图5-14b所示。由图5-13b和5-14b可见，在引脚到引脚ESD应力条件下，电压脉冲确实被低电容ESD保护电路钳位了。因此在引脚到引脚ESD应力条件下，位于输入级的较薄栅氧化层得到有效保护。

(www.xing528.com)

图5-14 a）由脉冲发生器产生的-8V脉冲电压测量波形 b）在图5-12b所示的引脚到引脚应力条件下，-8V电压脉冲被加到模拟反相输入引脚时的衰退波形

在PS和ND模式ESD应力下小电容ESD保护电路开启的有效性也得到了验证。PS和ND模式的实验电路分别如图5-15a和图5-15b所示。当PS模式下电平为8V的一个电压脉冲（见5-15a）加到输入脚时，小电容ESD保护电路将钳位这个正电压脉冲，压焊点上衰减了的波形如图5-16a所示。当ND模式下如图5-15b所示的负电压脉冲加到输入脚时，负电压脉冲（-8V）被小电容ESD保护电路钳位，压焊点上的衰退波形如图5-16b所示。这实际上验证了小电容ESD保护电路开启的有效性。

从上面的实验验证可知，通过VDD到VSS的ESD钳位器件Mn3，正或负电压脉冲被小电容ESD保护电路所钳位。小电容ESD保护电路中的Mn1和Mp1工作在结二极管正向条件下而不是漏击穿条件下，因此，即使在Mn1和Mp1器件的面积比常规保护器件的面积更小时，提出的模拟电路ESD保护电路还能承受较高的ESD级别。压焊点和内部电路之间无串联电阻的小电容ESD保护可以安全地保护输入级的较薄栅氧化层。由于Mn1和Mp1的器件面积更小，在高频模拟I/O或高速数字I/O应用时，连接到压焊点上的总结电容可以更小。

图5-15 a）PS模式 b）ND模式ESD应力下验证低电容 ESD保护电路开启有效性的实验电路

图5-16 a）PS模式ESD应力条件下，给输入引脚加正8V电压脉冲得到的衰退电压波形 b）ND模式ESD应力条件下，给输入引脚加负8V电压脉冲得到的衰退电压波形