小电容ESD保护设计优化方案

高速I/O或模拟信号引脚的小电容ESD保护电路如图5-8a所示。采用金属硅化物的0.35μm工艺CMOS单元库的这种小电容ESD保护电路参考版图如图5-8b所示。在图5-8a中，Dp1（Dn1）是Mp1（Mn1）漏区的寄生结二极管。为了减小高速I/O或模拟信号引脚的输入电容，Mn1和Mp1都设计为面积很小的器件：宽长比（W/L）仅50/0.5（μm/μm）。采用典型0.35μm金属硅化物CMOS工艺中的宽长比（W/L）为50/0.5（μm/μm）的NMOS器件，在PS模式ESD应力下放电时，其HBM ESD水平小于500V。但是同样大小和工艺的NMOS，在NS模式应力放电时，却可以经受8000V的HBM ESD应力。在PS模式（NS模式）ESD应力下，NMOS工作在漏击穿条件下（漏二极管正向导通），能旁路ESD电流。ESD钳位器件的功耗等于ESD放电期间ESD电流与器件工作电压的乘积。因此，NMOS在PS和NS模式下的ESD应力水平差别极大。同样，器件面积较小的PMOS在PD模式下的ESD应力级别较高，而在ND模式应力下ESD应力级别则低得多。

为了避免小面积的Mn1和Mp1在PS和ND模式下进入漏击穿条件，在模拟电路ESD保护电路的电源轨之间同时设计了一个有效的ESD钳位电路，以增加总体ESD保护级别。在图5-8a中，当压焊点上有PS或ND模式的ESD应力放电时，基于RC的ESD检测电路^[5]被用来触发开启器件Mn3。图5-9a和图5-9b中的虚线部分分别表示PS和ND模式放电时模拟电路ESD保护电路模拟信号引脚的ESD电流路径。因为在PS模式（Mp1在ND模式）应力下Mn1并没有工作在漏击穿条件下，ESD电流通过Mp1中的正向偏置二极管Dp1（Mn1中的Dn1）和开启的Mn3旁路流出。Mn3的尺寸被特意设计得更大（在图5-8b中W/L=1880μm/0.5μm）以维持高ESD级别。虽然大尺寸的Mn3有较大的结电容，但是这个电容对模拟信号压焊点并没有影响。因此，模拟信号引脚能在四种模式的ESD应力下维持更高的ESD级别而输入电容却较小。在输入脚保护器件和电源ESD保护器件之间的寄生电阻很关键，必须做到最小化，以确保器件在ESD放电期间能快速开启，同时IR压降被最小化。

图5-8 a）用于高速I/O或模拟信号引脚的小电容ESD保护电路 b）采用0.35μm金属硅化物CMOS工艺的高速I/O或模拟信号引脚的小电容ESD保护电路版图实例

当输入引脚上出现模拟信号引脚对引脚ESD应力放电时，建议采用的这种保护电路中ESD电流路径如图5-10所示。在引脚对引脚ESD应力期间，IC中的VDDA和VSSA电源线悬空。ESD电流通过输入ESD保护电路Mp1中的结二极管Dp1，从放电压焊点被引到VDDA电源线。因此，ESD能量对VDDA线充电。VSSA线的电平最初接近地电平，因为VSSA线通过另一个输入ESD保护电路中的Mn4的二极管Dn4连接到接地压焊点。两个不同的输入引脚上的ESD应力电压加载到VDDA与VSSA电源线之间。连接在VDDA和VSSA电源线间的器件Mn3被基于RC的ESD检测电路开启，从而旁路了从VDDA到VSSA的ESD电流。最后，ESD电流通过Mn4中正向偏置二极管Dn4从VSSA电源线流出芯片到接地压焊点。通过设计合适的ESD检测电路快速开启Mn3^[10]，引脚到引脚ESD应力可以通过差分输入级的栅氧被快速的泄放。通过这种设计，无须在输入压焊点和内部模拟电路之间增加任何的串联电阻就可以使模拟差分输入级的栅氧得到充分的保护。因此，由于小电容ESD保护电路的作用，从压焊点到内部电路，输入信号可以获得最宽的带宽。

(www.xing528.com)

图5-9 输入引脚在

a）PS模式和 b）ND模式ESD应力时低电容ESD保护电路的ESD电流路径

图5-10 输入引脚存在模拟信号引脚对引脚ESD应力放电时，低电容ESD保护电路的ESD电流路径