ESD保护方案的优化

图5-2 片上ESD保护设计的概念

图5-2所示的片上保护设计概念被用来避免来自几乎随机组合的引脚之间的HBM/MM ESD应力损伤。对每一个输入或输出引脚，在压焊点与VDD和VSS电源线之间采用ESD钳位器件，用于泄放I/O引脚上的四种模式的ESD应力。为了克服引脚到引脚之间的ESD应力和VDD到VSS之间的ESD应力，在IC的VDD与VSS电源线之间必须放置电源轨ESD钳位电路^[4，5]。对大多数逻辑IC，I/O电路的电源引脚通常与核心电路的电源引脚分开，以避免噪声耦合，并且可以减小地弹。图5-3所示为典型的采用独立电源引脚的整个芯片ESD保护方案。除了输入与输出端口的ESD钳位器件，对IC中所有器件和电路防止ESD损伤（特别是针对引脚到引脚和VDD到VSS的ESD应力），实现整个芯片保护的最重要的设计是合理排布电源线，并且在不同的电源线之间采用电源轨ESD钳位电路。如图5-3中虚线所示，ESD电流泄放通路或在引脚对引脚ESD放电下的IC，可以通过使用I/O ESD器件、金属电源线和电源轨ESD钳位电路来建立。只有使用正确的整片ESD保护计划，通过位于I/O端口的ESD钳位器件和位于电源轨之间的ESD钳位电路，才能实现对核心电路的有效保护。

图5-3 IC中I/O电路和内部电路采用不同电源引脚的整片ESD保护方案

(www.xing528.com)

图5-4 针对拥有多个不同电源线的IC整片ESD保护方案

大多数传统的ESD保护设计集中在针对I/O端口的ESD保护电路和器件，这可以给四种引脚组合模式的I/O端口提供针对ESD应力的保护。但是，位于I/O端口的ESD保护电路或器件不能针对引脚到引脚和VDD到VSS的ESD应力实现对内部电路足够的保护，从而经常发生ESD应力引起内部电路失效，但在I/O端口的ESD器件并没有发生失效。对于采用多个独立电源的IC来说，建议采用的整片ESD保护方案如图5-4所示，一个著名半导体生产线的设计规则中采用了这种设计。VDD ESD总线与独立电源（VDD1，VDD2，VDD3）之间的ESD传导电路使用层叠二极管^[7]甚至是双向晶闸管（SCR）整流器^[8，9]。对一个采用具有多个不同电平的复杂电源的IC（例如片上系统（SoC）），采用多个ESD总线的整片ESD保护方案如图5-5所示。在整片ESD保护方案中，位于I/O端口和电源轨之间的ESD钳位器件仍然可以实现对内部电路的安全保护。

图5-5 对有非常复杂的电源配置和多个不同电平的IC，采用多ESD总线的全片ESD保护方案