多晶硅栅耗尽效应及其应用分析

当栅氧中存在电场时，静电边界条件使多晶硅靠近氧化层界面附近的能带弯曲。当栅氧足够薄时，硅栅和沟道之间的耗尽区所贡献的电容就需要特别注意了。图2-12显示了反型区栅电容各分量的等效电路。等效栅电容（即CET）与这些电容分量的关系为

式中，变量的含义与图2-12中一致。ε₀=8.85×10^-12F/m，是真空介电常数；ε_Si=11.7，是硅的相对介电常数。在式（2.2.2）中，栅介质的物理厚度为t_ox，相对介电常数为ε_ox。栅介质的EOT由下式给出：

式中，ε_SiO2=3.9，是SiO₂的相对介电常数。因此，从电容角度考虑，厚度为t_ox的栅介质与厚度为EOT值的SiO₂膜等效。通常用CET描述总的有效栅电容

X_gd和X_ac是与偏置有关的，因此CET也依赖于栅压V_G。在典型的器件工作条件下，栅耗尽和量子效应对CET分别贡献有几Å的厚度，所以使用超薄栅介质时，CET将明显大于EOT（按百分比计算），具体大小由栅介质决定。较薄的CET和较高的栅压将转化为较高的反型电荷密度和较好的器件特性，因此，随着每一代工艺技术中采用的电源电压的减小，栅层叠结构的缩小不仅要求栅介质（EOT）变薄而且要求栅耗尽效应缩小（X_gd）。

采用静电学可以简单估算栅耗尽效应和CET。考虑一个偏置到反型区的n-MOSFET的n+型多晶硅（见图2-14），平带电压（V_FB）和衬底电压降（ϕ_s）、栅电压降（ϕ_g）、氧化层电压降（V_ox）之和等于栅压V_g。

图2-14 n-MOSFET栅正偏置时的能带图

（靠近氧化层界面的多晶硅栅中存在着有限厚度的耗尽层）

栅的掺杂浓度一般高于沟道掺杂浓度。因此在亚阈区，氧化层界面电位移的连续性意味着栅极的能带弯曲小于衬底的能带弯曲。在强反型条件下，栅氧上界面的边界条件是

(www.xing528.com)

使用耗尽0000近似和假定栅的掺杂浓度（N_gate）为均匀掺杂时，栅极电场E_z可以使用高斯定理求解

因此栅的电压降为

式中，

在强反型开始前，大约在2ϕ_b=2（k_BT/q）ln（N_sub/n_i）时，衬底能带弯曲ϕ_s达到饱和。注意

式中，γ_S的定义与γ_G的定义相似，仅用N_sub代替N_gate。因此式（2.2.5）变为

当V_g>V_th时，栅耗尽宽度X_gd可由式（2.2.6～式2.2.10）求出

对于给定的栅压、氧化层厚度、栅掺杂浓度和阈值电压，结合电荷质心模型，可以由式（2.2.4）和式（2.2.11）估计CET。例如，假定EOT=12Å，V_G=1.1V和V_th=0.3V，由式（2.2.1）得到ac电荷中心X_ac=9.2Å。进一步假定N_sub=3×10¹⁷cm^-3和N_gate=1×10²⁰ cm^-3，可以估算得到栅耗尽层宽度X_gd=15.7Å。因此，量子效应和栅耗尽效应一起对CET的贡献为8.3Å，而栅介质的贡献为剩下的12Å。显然，对于很薄的EOT，再缩小栅介质对于减小CET作用已经不大了，因为多晶硅栅耗尽和量子效应的作用在CET中占的百分比已经很高。因为量子效应的贡献不能被减小，因此通过工艺改进或者使用新颖的栅电极材料（如金属栅电极）来减小多晶栅耗尽效应就变得非常关键。国际半导体技术路线图（ITRS）预测，在未来几年，量子效应和栅耗尽效应会给EOT附加8Å，而在2007年，65nm中将采用金属栅，它会给EOT附加5Å^[66]。