图5.4给出一个典型的数字硬件结构。一般地，发射端可以使用超外差、镜像抑制、零中频或低中频结构，而接收端可以使用超外差、直接上变频、两级上变频结构。数字中继硬件结构的一些设计要点如下：
●同步。为了对I/Q信号进行相干接收，接收机必须与接收信号进行同步。这就需要一个严格的同步算法，如果设计不准确的话会使性能下降。透明中继结构并不存在这个问题。
●足够的内存。为了保证足够的信息精度，一般需要对模拟信号以奈奎斯特速率采样或过采样，以获得更精确的信息表达。采样数据的数据量随着时隙长度和采样因子呈线性增长。为了存储这些数字数据，必须要有足够的内存。
●高速数据总线。数据从采样设备经过数据总线到达内存，考虑到当前的高数据传输速率以及过采样因素，我们需要高速的数据总线。
●强大的基带处理功能。再生中继结构中的基带信号处理单元需要较高的处理能力，这意味着包括时钟频率、数据总线、存储、处理器、微控制器等，都需要具有足够的能力以支持采样、过采样和数据流的处理。不同的中继协议和接入方式对基带的处理能力的要求会有差异，例如，定点处理结构处理EF中继协议是足够的，但是不足以支持DF协议。
●量化噪声。任何量化过程都会带来量化噪声，由此带来的信号失真是不可逆的。采用理想量化器的正弦波信号的信号与量化噪声功率比为SNR=b×6.02+1.76 dB，这里b是有效的量化比特位，1.76 dB偏移是正弦波的峰均值比；对于调制载波来说，量化噪声功率比随调制类型而变[515]。显而易见，采样量化时b值越大，量化噪声越小，但同时对于内存与数据总线的要求也越高。设计良好的复数字结构中，ADC/DAC和DSP采用足够的量化比特后，这时产生的量化噪声与加性热噪声相比是可以忽略的。(www.xing528.com)
●同频中继。数字硬件结构由于可以将接收信号进行存储然后在后面的时隙内重发，因此可以支持同频中继方式。但是，一个全双工的中继，要求可以在相同的时间和频段上接收与发送，还是较难实现的，关于这点在纯模拟结构平台中也讨论过。文献[81，513，514]给出了初步的研究成果，但对于要在一个天线上实现的方案还是需要进一步的探索。
●信号存储。由于数据是数字化存储和处理的，因而可以支持TDR和FDR方式。但是，数字结构的处理时延大约是一个发送时隙长度，所以一般还是采用TDR协议。
●滤波器复用。如果同时采用TDR和TDD方式，那么输入信号与中继信号不发生干扰。这就可以在接收和发送链路中采用同一滤波器、混频器和合成器，从而不需要双工和物理屏蔽处理。
对上述数字结构的要求是非常严格的，这会影响到其复杂度和成本方面，将在下面进行讨论。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
