卷积码的基本原理解析

卷积码又称连环码，是1955年提出来的一种纠错码，它和分组码有明显的区别。（n，k）线性分组码中，本组r=n-k个监督元仅与本组k个信息元有关，与其他各组无关，也就是说分组码编码器本身并无记忆性。卷积码则不同，每个（n，k）码段（也称子码），通常较短的n个码元不仅与该码段内的信息元有关，而且与前面m段的信息元有关。通常称m为编码存储。卷积码常用符号（n，k，m）表示。图6-2是卷积码（2，1，2）的编码器。它由移位寄存器、模二加法器及开关电路组成。

起始状态，各级移位寄存器清零，即S₁S₂S₃为000。S₁等于当前输入数据，而移位寄存器状态S₂S₃存储以前的数据，输出码字C由下式确定：

当输入数据D=[11010]时，输出码字可以计算出来，具体计算过程如表6-3所示。另外，为了保证全部数据通过寄存器，还必须在数据位后加3个0。

图6-2 卷积码（2，1，2）编码器

从上述的计算可知，每1位数据，影响（m+1）个输出子码，称（m+1）为编码约束度。每个子码有n个码元，在卷积码中有约束关系的最大码元长度则为（m+1）n，称为编码约束长度。（2，1，2）卷积码的编码约束度为3，约束长度为6。

表6-3 （2，1，2）编码器的工作过程

卷积码同样也可以用矩阵的方法描述，但较抽象。因此，常采用图解的方法直观描述其编码过程。常用的图解法有3种：状态图、树图和格图。

1.状态图

图6-3是（2，1，2）卷积编码器的状态图。在图中有4个节点a、b、c、d，同样分别表示S₃S₂的4种可能的状态：00、01、10和11。每个节点有两条线离开该节点，实线表示输入数据为0，虚线表示输入数据为1，线旁的数字即为输出码字。

图6-3 （2，1，2）码的状态图

2.树图

树图描述的是在任何数据序列输入时，码字所有可能的输出。对应于图6-4所示的（2，1，2）卷积码的编码电路，可以画出其树图如图6-4所示。(www.xing528.com)

图6-4 （2，1，2）码的树图

以S₁S₂S₃=000作为起点。若第一位数据S₁=0，输出C₁C₂=00，从起点通过上支路到达状态a，即S₁S₂=00；若S₁=1，输出C₁C₂=11，从起点通过下支路到达状态b，即S₃S₂=01；依此类推，可得整个树图。输入不同的信息序列，编码器就走不同的路径，输出不同的码序列。例如当输入数据为[11010]时，其路径如图中虚线所示，并得到输出码序列为[11010100…]，与表6-3的结果一致。

3.格状图

格状图也称网络图或篱笆图，它由状态图在时间上展开而得到，如图6-5所示。图中画出了所有可能数据输入时，状态转移的全部可能轨迹，实线表示数据为0，虚线表示数据为1，线旁数字为输出码字，节点表示状态。

图6-5 （2，1，2）码的格状图

以上3种卷积码的描述方法，不但有助于求解输出码字，了解编码工作过程，而且对研究解码方法也很有用。

卷积码的译码可分为代数译码和概率译码两大类。代数译码是利用生成矩阵和监督矩阵来译码，最主要的方法是代数逻辑译码。概率译码比较实用的有两种：维特比译码和序列译码。目前，概率译码已成为卷积码最主要的译码方法。本节将简要讨论维特比译码。

维特比译码是一种最大似然译码算法。最大似然译码算法的基本思路是，把接收码字与所有可能的码字比较，选择一种码距最小的码字作为解码输出。由于接收序列通常很长，所以维特比译码时做了简化，即它把接收码字分段处理。每接收一段码字，计算、比较一次，保留码距最小的路径，直至译完整个序列。

现以上述（2，1，2）码为例说明维特比译码过程。设发送端的信息数据D=[11010000]，由编码器输出的码字C=[1101010010110000]，接收端接收的码序列B=[0101011010010010]，有4位码元差错。下面参照图6-5的格状图说明译码过程。

如图6-6所示，先选前3个码作为标准，对到达第3级的4个节点的8条路径进行比较，逐步算出每条路径与接收码字之间的累计码距。累计码距分别用括号内的数字标出，对照后保留一条到达该节点的码距较小的路径作为幸存路径。再将当前节点移到第4级，计算、比较、保留幸存路径，直至最后得到到达终点的一条幸存路径，即为解码路径，如图6-6中实线所示。根据该路径，得到解码结果。

图6-6 维特比译码格图