进一，因此异步二进制加法计数器常用于低速计数和简单控制电路中

计数器是一种累计输入脉冲个数的逻辑部件.在数字电路中，计数器除用于计数外，还用做分频、定时及程序控制等.

计数器有多种分类方式.按进制可分为二进制、十进制和任意进制计数器；按计数的数值增减趋势，可分为加法计数器、减法计数器和可逆计数器（可加、可减计数器）；按计数时触发器的状态转换与计数脉冲是否同步，可分为同步计数器和异步计数器.

1.异步二进制加法计数器

二进制只有0和1两个数码，二进制加法规则是“逢二进一”，即0＋1=1，1＋1=10，也就是当本位是1再加1时，本位变为0，同时向高位进1.

触发器有0和1两个状态，因此一个触发器可以表示一位二进制数，如果要表示n位二进制数，则要用n个触发器.

（1）电路组成.

如图8-10所示为由JK触发器组成的四位异步二进制加法计数器的逻辑图.图中JK触发器的J、K端都接高电平，即只具有翻转功能.计数脉冲CP由最低位触发器的时钟脉冲端加入，每个触发器都是下降沿触发，低位触发器的Q端依次接到相邻高位的时钟脉冲端，可见该计数器为异步计数器.

图8-10　由JK触发器组成的四位异步二进制加法计数器逻辑图

（2）工作原理.

计数前在计数器的置0端上加负脉冲，使各触发器都为0状态，即Q3Q2Q1Q0=0000.在计数过程中为高电平.

输入第一个计数脉冲CP，当该脉冲的下降沿到来时，最低位触发器D0由0态翻转到1态，因为是Q0端输出的上升沿加到D1的CP端，D1不满足翻转条件，保持0态不变.这时，计数器的状态为Q3Q2Q1Q0=0001.

当输入第二个计数脉冲CP时，D0由1态翻转到0态，Q0端输出的下降沿加到D1的CP端，D1满足翻转条件，由0态翻转到1态.Q1端输出的上升沿加到D2的CP端，D2不满足翻转条件，D2保持0态不变.这时，计数器的状态为Q3Q2Q1Q0=0010.

当连续输入计数脉冲CP时，根据上述计数规律，只要低位触发器由1态翻转到0态，相邻高位触发器的状态便改变.计数器中各触发器的状态转换顺序如表8-6所示.

表8-6　4位异步二进制加法计数器状态表

由此可见，在计数脉冲CP作用下，计数器状态符合二进制加法规律，故为异步二进制加法计数器.由状态表可以看出，从状态0000开始，每来一个脉冲，计数器中的数值加1，当输入第16个计数脉冲CP时，计满归零，因此，该电路也称为一位十六进制计数器．

图8-11所示为四位异步二进制加法计数器的工作波形图，又称时序图或时序波形．由图可见：输入的计数脉冲每经一级触发器，其周期增加一倍，即频率降低一半．因此，一位二进制计数器就是一个2分频器，所以，图8-11所示计数器是一个16分频器．

图8-11　由JK触发器组成的四位异步二进制加法计数器工作波形图

若将图8-10逻辑图中各触发器的输出由端接出，再输入下一级触发器的CP端，则异步二进制加法计数器便成为异步二进制减法计数器.

二进制数的减法运算规则为：1-1=0，0-1不够，向相邻高位借1作2，即（1）0-1=1．如为二进制数0000-1时，可视为（1）0000-1=1111；1111-1=1110，其余减法运算以此类推．所以，四位二进制减法计数器实现减法运算的关键是在输入第1个减法计数脉冲后，计数器的状态应由0000翻转到1111．

异步二进制减法计数器的工作原理分析和异步二进制加法计数器类似，在此不再叙述．

2．十进制计数器

二进制计数器结构简单，但是不符合人们的日常习惯，因此在数字系统中，凡需直接观察计数结果的地方，几乎都用十进制计数．

（1）电路组成．

十进制计数器是在二进制计数器的基础上得出的，即用四位二进制数来表示十进制的0～9十个数，所以也称为二—十进制计数器．

一个四位二进制计数器可表示十六个数，十进制只有十个数，要去掉六个数，可用不同的方法．上一章已讲过最常用的8421BCD码，去掉的是1010～1111六个数．也就是说，计数器计到第九个脉冲时，再来一个脉冲即由1001变为0000．经过十个脉冲循环一次．

图8-12所示为8421BCD码同步十进制加法计数器．它由四个JK触发器组成，下降沿触发．

图8-12　8421BCD码同步十进制加法计数器逻辑图

（2）工作原理．

①计数前先置0，电路呈0000状态．J0=K0=1；J1=K1=0；J2=K2=0；J3=K3=0.在第一个计数脉冲下降沿到来时，D0翻转，使Q0=1，其他触发器不翻转，保持0态.所以计数器状态为0001.(www.xing528.com)

②根据Q3Q2Q1Q0=0001，J0=K0=1；J1=Q0=1，K1=Q0=1，在第二个计数脉冲的下降沿到来时，D0和D1都翻转，使Q0=0，Q1=1.而其他触发器因J2=K2=Q1Q0=0；J3=Q2Q1Q0=0，K3=Q0=1，所以保持0态不变.

以此类推，当Q3Q2Q1Q0=1001时，有J0=K0=1；J1=0，K1=1；J2=K2=0和J3=0，K3=1.所以当第十个计数脉冲的下降沿到来时，D0翻转为0，D3翻转为0，D2和D1保持0态不变，因此Q3Q2Q1Q0=0000.

表8-7为同步十进制加法计数器状态转换表，图8-13所示则为其工作波形.

表8-7　同步十进制加法计数器状态表

图8-13　8421BCD码同步十进制加法计数器工作波形图

3．集成同步二进制加法计数器

如图8-14所示为集成四位二进制同步加法计数器CT74LS161的逻辑功能示意图．图中为同步置数控制端，CR为异步置0控制端，CTP和CTT为计数控制端，D0～D3为并行数据输入端，Q0～Q3为输出端，CO为进位输出端.表8-8所示为CT74LS161的功能表.

由表8-8可知CT74LS161有如下主要功能：

图8-14　CT74LS161的逻辑功能示意图

①异步置0功能.当=0时，不论有无时钟脉冲CP和其他信号输入，计数器被置0，即Q3Q2Q1Q0=0000.

表8-8　CT74LS161的功能表

②同步并行置数功能.当CR=1、LD=0时，在输入时钟脉冲CP上升沿的作用下，并行输入的数据d3～d0被置入计数器，即Q3Q2Q1Q0=d3 d2 d1 d0.

③计数功能.当=CTT=CTP=1，CP端输入计数脉冲时，计数器进行二进制加法计数.

④保持功能.当=1，且CTT和CTP中有0时，则计数器保持原来的状态不变.

图8-15是利用CT74LS161构成的十进制计数器.它是用同步置数法将Q3和Q0通过“与非”门反馈到同步置数控制端置0，实现十进制计数器.计数状态如表8-9所示.计数器从Q3Q2Q1Q0=0000状态开始计数，CTP=CTT=1，D3 D2 D1 D0=0000.

图8-15　CT74LS161构成十进制计数器

表8-9　CT74LS161计数状态表

图8-16是利用CT74LS161构成的十二进制计数器.它是利用异步置0功能将Q3和Q2通过“与非”门反馈到异步置数端置0，实现十二进制计数器.计数器从Q3Q2Q1Q0=0000状态开始计数，CTP=CTT=1，=

图8-16　CT74LS161构成十二进制计数器

图8-17是利用两片CT74LS161级联构成的五十进制计数器，该图采用异步置0。十进制数50对应的二进制数为00110010，所以，当计数器计到50时，计数器的状态为=00110010这时，“与非”门输出低电平0，使两片CT74LS161同时置0，从而实现了五十进制计数。

图8-17　两片CT74LS161构成的五十进制计数器

常用的通用中规模集成计数器的种类很多，下面将CT74LS160、CT74LS161、CT74LS162和CT74LS163的功能列表比较，如表8-10所示.

表8-10　CT74LS160～CT74LS163功能比较