电路组成及工作原理介绍，

1.电路组成

图8-5（a）所示为主从JK触发器电路结构图.它由两个同步RS触发器和“非”门组成.D1称为主触发器，D2称为从触发器.主触发器的时钟脉冲是CP，通过一个“非”门D使从触发器的时钟脉冲为.因此，只有首先使CP=1，主触发器先动作，然后使CP=0=1时从触发器才动作，主从之名由此而来.J、K是信号输入端，Q和 是输出端.为直接置位端、复位端.触发器工作时，应为高电平.

图8-5　主从JK触发器的逻辑电路及逻辑符号

2.工作原理

当J=1、K=0时，若触发器初态为0，则主触发器的S=·J=1，R=Q·K=0.当时钟脉冲的上升沿到来后，CP=1=0，主触发器翻转为1态，即Q1=1，=0；若触发器初态为1，则主触发器S=0，R=0，主触发器仍保持1态，Q1=1，1=0.当时钟脉冲下降沿到来时，CP=0=1，主触发器被封锁，从触发器的S=Q1=1，R=1=0，则输出1态，即Q=1，=0.所以，J=1、K=0时，具有置“1”功能，即Qn＋1=1.

当J=0、K=1时，时钟脉冲上升沿到来时，不论触发器原状态如何，主触发器输出必定为Q1=0，=1.从触发器被=0封锁，保持原状态不变.时钟脉冲下降沿到来时，主触发器被CP=0封锁，从触发器状态为Q=0，=1.所以，J=0、K=1时，触发器具有置“0”功能，即Qn＋1=0.

以上两种情况表明，当J=时，触发器状态总是与J端状态一致，即Qn＋1=J.

当J=K=0时，主触发器被封锁，不论时钟脉冲到来与否，也不论Q端和端的反馈信号如何，都不能改变主、从触发器原来的状态.这说明触发器具有保持原状态不变的功能，即Qn＋1=Qn.

当J=K=1时，若触发器的初态为0，则主触发器的S=·J=1，R=Q·K=0.第一个时钟脉冲作用后触发器翻转为1态，即Q=1，=0.同时反馈到输入端的信号状态变为S=0，R=1，因此第二个时钟脉冲作用后，触发器又翻转为0态.以后每来一个时钟脉冲，触发器状态就翻转一次.如果在CP端输入一串脉冲，则触发器状态翻转次数就等于CP端输入的脉冲个数，这样JK触发器就具有计数的功能.即当CP下降沿到来时，触发器总是翻转到与初态相反的状态.

主从JK触发器的逻辑状态见表8-4.

主从JK触发器的逻辑符号如图8-5（b）所示.CP端上的小圆圈表示触发器状态在时钟脉冲下降沿到来时触发.“┐”称为延迟符号，表示在CP上升沿时接收信号，延迟到CP下降沿时输出状态翻转.(www.xing528.com)

表8-4　主从JK触发器逻辑状态表

例8-3　如图8-5所示的主从JK触发器中，若CP和J、K的输入信号如图8-6所示，试画出Q和的输出波形图，假定触发器的初态为0.

解　由CP、J、K的输入波形，根据JK触发器的逻辑状态表画出Q和的输出波形，如图8-6所示.CP脉冲下降沿未到来时，无论J、K状态如何，触发器均保持初态0态.

当J=1，K=0时，CP1脉冲下降沿到来时，触发器置1.

当J=0，K=1，CP2脉冲下降沿到来时，触发器置0.

当J=0，K=0，CP3脉冲下降沿到来时，触发器保持CP2脉冲下降沿到来时的状态，即置0.

当J=1，K=1，CP4脉冲下降沿到来时，触发器翻转，由0态翻转为1态.

当J=1，K=1，CP5脉冲下降沿到来时，触发器翻转，由1态翻转为0态.

图8-6　例8-3图