电子工业中的形状因子管理趋势与封装技术发展

系统的形状因子变小在相当一段时间内都是电子工业的主导趋势。这种趋势对移动计算机比较重要，而对手机（见图22.23）等超移动系统则至关重要。

图22.23 移动电话的发展变化（美国Prismark Partners有限责任公司提供）

封装工业已经对这种需求作出了很好的回应。在封装形状因子减小的早期，封装尺寸减小是通过简单地减小2LI的间距来实现的。后来，减小管芯的厚度和管芯上方复合模的厚度等尺寸，则导致封装变薄（见图22.24）。这最终导致芯片级封装（CSP）概念的产生。CSP封装的面积为管芯面积的1.2倍^[27]，而传统塑料球栅阵列（PBGA）技术封装的面积为管芯面积约2～10倍。通过减小BGA的间距、接合线的长度和线圈的高度、减薄管芯、改进模型材料和加工工艺，可以实现CSP。模塑基体阵列封装（Molded Matrix Array Package，MMAP）装配工艺则促使了CSP的大量生产。方形扁平无引脚（QFN）封装和晶片级封装（WLP）等封装类型也属于CSP的范畴。

在开发出传统CSP后，接下来开发出了堆栈芯片级封装（Stacked-die SCP，SCSP）。在SCSP中，多个线键合管芯在封装中形成堆栈。这就需要更进一步减薄管芯，绝对地控制线键合、管芯粘结及模型工艺，以及减薄基板。进一步减小封装厚度或增加堆栈中管芯的数目，可能需要广泛应用倒装芯片封装和硅通孔（TSV）工艺^[28]。

对SCSP而言，管芯试验成品率是一个重要的考虑因素。当经济上可行时，管芯试验成品率的降低会限制SCSP中管芯^[29]的最大数目。除此之外，从商业因素考虑，如多个供应源和库存的管理，也导致人们选用层叠封装（PoP）技术（见图22.4）。PoP允许系统制造商从不同的供应商处分别采购顶层封装和底层封装，然后装配这些组件。与SCSP相比，PoP对系统体积的不利影响非常小。注意，在PoP的顶层封装和/或底层封装中可能含有堆栈管芯。(www.xing528.com)

图22.24 最小管芯厚度的发展趋势（美国Prismark Partners有限责任公司提供）

通过相同或不同的工艺技术，SCSP和PoP都能把多块芯片放置在同一个封装内。因此，逻辑器件、DRAM和RF芯片可以装配在同一个封装中。这类的封装就能像一个系统或子系统那样运行，因此人们把这种封装称作系统级封装（SiP）。SiP^[30]有很多类型和变体，其大部分在减小超移动系统的形状因子中起重要作用。

SiP面临的挑战是多重的。这些挑战包括制定适当的行业标准来管理PoP的接口，确定管芯键合焊盘的位置和分布以便实现封装中不同芯片的高效互连。另外一个重点是，找出一种经济上可行的方法来保障确好芯片（Known Good Die，KGD）的实现，之后才能把确好芯片应用在SiP中。毫无疑问，SiP及其他薄封装所面临的最大挑战是解决极薄管芯所涉及的技术问题。极薄管芯带来的挑战包括管芯减薄的加工工艺、应力导致的电气特性变化和封装翘曲。当晶片的厚度降低至40μm，甚至在某些情况下低至10μm或者更低^[30]，就需要严格控制晶片厚度及表面粗糙度的波动，以便释放晶片减薄加工产生的残留应力，同时保护管芯以免其在晶片变减薄加工和管发生破碎和断裂。另一个主要挑战是操纵严重翘曲的薄晶片和管芯。这需要改进晶片和管芯的载体、拾取及放置设备来使晶片和管芯在装配过程中保持平坦。人们已经发现，机械应力可能影响晶体管^[31]的电气特性。管芯结构的选择及薄封装中各组件材料性能和大小的变化，会对薄管芯的应力水平产生重大影响。当薄管芯的封装非常薄时，封装的刚性会很低，因此封装很容易发生翘曲变形。而管芯厚度的不断降低会使这个问题更加严重，以至严重影响基板装配的成品率。为了减小基板装配中BGA的间距，就需要使用共面性更好的BGA的焊球阵列，这使得薄封装的翘曲问题更加难以解决。解决这些问题则需要新型的封装材料和工艺技术。