柔性互连结构在封装技术中的应用与研究

无论是哪一代，先进的微处理器都要依靠晶体管缩小来提高其自身的性能。伴随晶体管缩小而来的是管芯后端上互连的缩小，互连的缩小使互连传播延迟成为时钟周期的重要部分，从而也影响了芯片性能。20世纪90年代，管芯后端上互连的材料从铝变为铜，这减小了互连的电阻，从而迈出了减小互连传播延迟的第一步。今天，互连延迟已经进一步减小。使用低k值的介电材料能降低介电层（Inter-lay-er Dielectric，ILD）（典型的互连结构如图22.19所示）的电容，从而能降低互连延迟。

低k值的ILD材料通常是通过增加孔隙度来制造的，其结果之一是ILD材料变得更加易碎^[22]。随着孔隙度的增加，这些薄层的弹性模量和断裂韧度急速下降。在管芯装配到封装中后，因为ILD材料的粘着性和内聚强度低，倒装芯片凸点下面的ILD会出现裂纹。这种失效的根本原因主要有两方面：

（1）管芯热膨胀系数（将近3×10^-6/K）和封装基板热膨胀系数的不匹配会导致在ILD上产生应力。相对于陶瓷封装（将近63×10^-6/K），有机封装（将近163×10^-6/K）中热膨胀系数不匹配要严重许多。

（2）管芯到外壳的互连，即倒装芯片焊点，把热膨胀系数不匹配导致的应力直接传递给ILD。

减小封装应力的一种方法是提高FLI焊料的柔性，以便来通过焊料变形吸收更多的应力，从而保护了低k值的介电层。另一种方法可用来减小转移到ILD层的应力，即使用几何柔性互连。对这种互连而言，互连接点的机械柔性是通过接点结构设计来实现的。图22.20^[23]给出了柔性互连的一个例子。这种互连结构可以由标准光刻法和电镀技术来制造，因此具有良好的可制造性。且它可以按比例减小为超高密度互连。这种技术所面临的挑战是如何在电气性能与机械柔性之间取得平衡，以及如何降低互连接点的几何结构所带来的疲劳风险。

图22.19 静态存储器中互连结构的截面图

图22.20 用于减小管芯和封装间的应力偶的弹簧状柔性互连(www.xing528.com)

这种方法的一种延伸是考虑采用CNT（见图22.21）或者金属纳米线等新型材料来构造上述的互连结构。尽管金属纳米结构和CNT都能被用作纳米互连的构造单元，但CNT可能是更好的选择。这是因为CNT具有弹道电导、高的电迁移电阻和极好的机械性能（如超压缩性）^[24]。但是，在实现这些潜在的机会之前，需要先解决巨大的困难。这些困难包括在低温下生成高度对齐的优质CNT，以及理解并解决CNT和金属界面的接触电阻问题。

图22.21 焊料凸点上的CNT互连：潜在的FLI方案^[25]

封装的一个主要挑战是开发封装技术和装配工艺。这些封装技术和装配工艺要能把片上互连^[22]中产生的应力最小化。为成功实现低k值的ILD，现在实行的解决方法需要硅片后端工程师和封装工程师的紧密合作，并要解决在材料、设计和工艺开发的集成过程中面临大量的巨大困难。材料、设计和工艺过程的复杂集成急需一种有效的建模技术，这种建模技术须能预测芯片后端的应力状态，以便设计人员做出正确选择。

图22.22 纳米复合材料潜在优点的示意图^[26]

一般情况下，封装所需的聚合物材料要有良好的综合性能，即需要机械性能（如热膨胀系数小于16×10^-6/K）、可控的力学系数、高的刚性和低吸湿性的良好结合。在复合材料中添加一些纳米颗粒，能显著提高复合材料的部分性能参数，如模量、热膨胀系数和刚性（见图22.22）。而且这些性能提高可以在只对材料的制造方面（如材料流变）有极小影响的情况下实现。这里主要的困难是开发和集成这些材料并且同时要达到性能要求。需要大量的研究，以便设计和改变纳米颗粒与基体的界面，把纳米颗粒按期望分布在聚合物基体上，并探索出纳米复合材料的混合规律。因为纳米颗粒与基体的界面基本控制了纳米复合材料的性能，所以需要新型和适当的化学处理来优化纳米颗粒与基体的界面，以此来最终实现具有特定材料性能组合的复合材料。最后，仅少数几个纳米复合材料系统存在经验混合规律，但是需要探索出适用于所有的纳米复合材料的全局性、预测性的混合规律指导原则，来设计出具有指定性能优化组合的纳米材料。