SOI异质结衬底技术优化

1.SOI层

图9-12　SOI（Silicon-On-Insulator，绝缘衬底上的硅）结构

SOI（silicon-on-insulator，绝缘衬底上的硅）技术是在顶层硅和硅衬底之间引入了一层氧化层，这层氧化层将衬底硅和表面的硅器件层隔离开来（见图9-12）。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的Latch-up效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。

SOI的材料主要有注氧隔离的SIMOX（separation by implanted oxygen）材料、硅片键合和反面腐蚀的BESOI（bonding-etchback SOI）材料和将键合与注入相结合的Smart Cut SOI材料。在这三种材料中，SIMOX适合于制作薄膜全耗尽超大规模集成电路，BESOI材料适合于制作部分耗尽集成电路，而随后跟进的smart cut智能剥离法结合了SIMOX和BESOI的优点，是非常有发展前景的SOI材料，它很有可能成为今后SOI材料的主流。

（1）注氧隔离技术（SIMOX）。这是发展最早的SOI圆片制备技术之一，曾经也是很有希望大规模应用的SOI制备技术。此方法有两个关键步骤：离子注入和高温退火，这是高能量和剂量的氧离子注入和退火，注入能量/剂量分别为几十keV，剂量在1E18 cm-2左右。在注入过程中，氧离子被注入圆片里，与硅发生反应形成二氧化硅沉淀物，1150℃退火2 min，得到表面下380 nm处形成210 nm厚的SiO2层，工艺流程如图9-13所示。

图9-13　SIMOX工艺流程

SIMOX技术十分成熟，源于其历史相当悠久。SIMOX的缺点在于长时间大剂量的离子注入，以及后续的长时间超高温退火工艺，导致SIMOX材料质量和质量的稳定性以及成本方面难以得到有效的突破，这是目前SIMOX难以得到产业界的完全接受和大规模应用的根本原因。SIMOX的技术难点在于颗粒的控制、埋层特别是低剂量超低剂量埋层的完整性、金属沾污、界面台的控制、界面和表面的粗糙度以及表层硅中的缺陷等，特别是质量的稳定性很难保证。目前比较广泛使用且比较有发展前途的SOI的材料主要有注氧隔离的SIMOX（seperation by implanted oxygen）材料、硅片键合和反面腐蚀的BESOI（bondingetchback SOI）材料和将键合与注入相结合的smart cut SOI材料。在这三种材料中，SIMOX适合于制作薄膜全耗尽超大规模集成电路，BESOI材料适合于制作部分耗尽集成电路，而smart cut材料则是非常有发展前景的SOI材料，它很有可能成为今后SOI材料的主流。

（2）薄膜全耗尽（FDSOI）。通常根据在绝缘体上的硅膜厚度将SOI分成薄膜全耗尽（FD，fully depleted）结构和厚膜部分耗尽（PD，partially depleted）结构。由于SOI的介质隔离，制作在厚膜SOI结构上的器件正、背界面的耗尽层之间不互相影响，在它们中间存在一中性体区。这一中性体区的存在使得硅体处于电学浮空状态，产生了两个明显的寄生效应，一个是“翘曲效应”即Kink效应，另一个是器件源漏之间形成的基极开路NPN寄生晶体管效应。如果将这一中性区经过一体接触接地，则厚膜器件工作特性便和体硅器件特性几乎完全相同。而基于薄膜SOI结构的器件由于硅膜的全部耗尽完全消除“翘曲效应”，且这类器件具有低电场、高跨导、良好的短沟道特性和接近理想的亚阈值斜率等优点。因此薄膜全耗尽FDSOI应该是非常有前景的SOI结构。

（3）键合技术（BESOI）。通过在Si和SiO2或SiO2和SiO2之间使用键合（bond）技术，两个圆片能够紧密键合在一起，并且在中间形成SiO2层充当绝缘层。键合圆片在此圆片的一侧削薄到所要求的厚度后得以制成。这个过程分三步来完成（见图9-14）。

键合技术的核心问题是表层硅厚度的均匀性控制问题，这是限制键合技术广泛推广的根本原因。除此之外，键合的边缘控制、界面缺陷问题、翘曲度弯曲度的控制、滑移线控制、颗粒控制、崩边、界面沾污等问题也是限制产业化制备键合SOI的关键技术问题。成品率和成本问题是键合产品能否被量产客户接受的核心商业问题。此外，Wafer A的减薄效率也是制约其实用化的一个因素，见图9-14（c）。

图9-14　wafer bonding（Bonding-Etchback SOI）BESOI技术

（a）在室温的环境下使一热氧化圆片在另一非氧化圆片上键合（b）经过退火增强两个圆片的键合力度（c）通过研磨、抛光及腐蚀来减薄其中一个圆片直到所要求的厚度

（4）智能剥离法（smart-cut）。智能剥离法是将SIMOX技术和BESOI技术相结合的一种新技术，具有两者的优点而克服了他们的不足，是一种较为理想的SOI制备技术。特征在于一种采用改进智能剥离法（smart-cut）制备SOI基底方法，然后结合电子束光刻和深反应离子刻蚀，来制备具有二维周期结构的光子晶体，同时引入线缺陷制作光子晶体波导。主要包括4个步骤，如图9-15所示。

H+离子注入，室温下，以一定能量向硅片A注入一定量的H+离子，在硅表面层下形成一层富含H+离子的硅层；另外，把支撑硅片热氧化，在硅片表面生成一层氧化层，如图9-15（a）所示。

图9-15　smart-cut技术(www.xing528.com)

（a）支撑硅片氧化和器件硅片H+离子注入（b）硅片预键合（c）热处理使硅层分离（d）抛光

预键合是将硅片A与另一硅片B进行严格的清洗和活化处理后，在室温下把两个抛光面贴合在一起使两个硅片键合在一起，如图9-15（b）所示。硅片A与B之间至少有一片的键合表面用热氧化法生长SiO2层，用以充当SOI结构中的隐埋绝缘层。

热处理基本分为两步：第一步，键合硅片注入的高浓度H+离子层在高温下会成核并形成气泡，气泡的急剧膨胀把硅片在富含高浓度H+离子层的地方分开，也就是发生剥离，剥离掉的硅层留待后用，余下的硅层作为SOI结构中的顶部硅层，如图9-15（c）所示；第二步，高温热处理，提高键合界面的结合强度并消除SOI层中的离子注入损伤。

化学机械抛光，降低表面粗糙度，如图9-15（d）所示。断裂面需经过轻度抛光，即可达到体硅的光洁度，可以制备出200±4 nm的4英寸的SOI材料。

SOI片顶层硅膜的厚度与H+注入能量有关，H+注入能量越大，H+注入峰越深，顶层硅膜的厚度就越厚，表9-1给出了器件层厚度与H+注入能量的关系。

相比于前两种SOI制备技术，smart-cut技术优点十分明显：

表9-1　器件层厚度与H+注入能量关系^[1]

H+注入剂量为1E16 cm-3，比SIMOX低两个数量级，可采用普通的离子注入机完成。

埋氧层由热氧化形成，具有良好的Si/SiO2界面，同时氧化层质量较高。

剥离后的硅片可以继续作为键合衬底，从而大大降低成本，减薄的效率也大大提高了。

因此，Smart-cut技术已成为SOI材料制备技术中最具竞争力、最具发展前途的一种技术。该技术自1995年开发以来，已得到飞速发展，法国SOITEC公司已经能够提供Smartcut技术制备的商用SOI硅片，并拥有其专利。

2.GaAs和Ge有源衬底层

互补型金属氧化物半导体场效应栅极长度接近10 nm以后，传统的CMOS缩放面临着根本性的限制。下表对比了几类相关半导体材料的电学性质。

由于GaAs系列的Ⅲ-Ⅴ化合物半导体的电子迁移率比硅材料要高出很多，所以有可能替代Si来制作n MOSFET，然而，Ⅲ-Ⅴ族MOSFET的挑战是：如何在硅的平台上集成高品质的GaAsⅢ-Ⅴ系列的沟道层材料，及其如何实现稳定的Ⅲ-Ⅴ/高k栅绝缘层界面，并且可以规避常见的费米能级钉扎现象（Fermi Pinning Effect，使得金属栅的费米能级被钉扎Si禁带中央附近，无法实现双金属栅MOS器件所要求的阈值电压值）。最近几年，薄膜的淀积技术有了长足的发展。H.J.Oh报道了在氧化硅上实现了生长砷化镓绝缘体，实现了在硅平台上生长的GaAs异质外延层，结合金属有机物化学气相淀积（MOCVD），成功地制作了InGaAs/HfO2的叠加结构，并规避了界面的费米能级钉扎的问题，NMOS场效应管比常规Si的快将近3倍。

图9-16　下一代可能的CMOS结构图：用GaAs为做nMOS，用GeSi做pMOS，仍以硅基SOI为衬底材料

而对于pMOS由于锗硅异质结系列半导体的空穴迁移率比硅材料要高出很多，所以可用来替代Si来制作pMOSFET。由于锗材料与硅材料的匹配较好，在硅的基底上制作锗硅系列的pMOS要相对的容易，M.T.Currie与张雪锋小组通过在high-k介质和Ge表面引入HfO2/HfON叠层栅介质制作出的pMOS器件，有效迁移率可达到硅的两倍左右。图9-16给出了利用GaAs为nMOS，Ge为pMOS的下一代硅基CMOS结构，有望成为下一代IC CMOS的首选电路单元。