从良率公式（8-3）看出，提高良率要着眼于降低缺陷的密度D。传统的缺陷往往是指硅片的材料缺陷，而在当今的集成电路制造工艺中，这个缺陷远远不只是硅片的材料缺陷，更多的是包含了在集成电路的每个生产环节中的缺陷。比如晶片上某一点的栅极的氧化层厚度不达标，就造成了一个缺陷点，包含这一点的芯片就可能成为次品。显然，这种集成电路生产过程引入的缺陷与生产过程的复杂程度（过程数目，光刻重复次数等）和过程难度（如光刻尺寸，超净间的尘粒水平等）密切相关（见图8-11）。
图8-11 低的良率与高金属线漏电的ET的对应关系
由式（8-3）可以看到，集成电路芯片的面积也和良率密切相关：面积越小，良率越高。芯片的面积与系统的复杂程度、设计水平和集成技术的密度有关。越简单的系统，良率就越高，成本也就越低。成熟的集成电路设计公司有成熟的设计优化手段进而做出简洁和可靠的版图设计。提高集成度，缩小光刻的特征尺寸也会大大减小芯片的面积。集成电路由20世纪80年代发展至今，光刻尺寸由10μm缩小至0.026μm，30年缩减了近400倍！（详见本书第1章）一台计算机的价格，也由几万美金降到几百美金，变成了平常家庭都普遍拥有的家用电器。这就是良率提高带来的效益之一。
在常规的集成电路生产过程中，通常会借助ET和Yield的测量数据来提高良率。如图8-12（a）中对比Yield与ET的对应关系发现，金属线之间的漏电水平增高（＞1E-11A）时良率开始下降，表明要改进对应的设计规则或工艺来提高金属线之间的绝缘能力。(www.xing528.com)
经过改进金属绝缘能力之后，良率就恢复到正常的水平[见图8-12（b）]。
图8-12 良率恢复到正常水平
（a）低良率时的金属线漏电特性（b）改进后的金属线漏电的ET特性，漏电问题解决之后，良率也达到了正常的水平横轴：漏电流（log），纵轴：测量的累积概率
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
