实验设计方法：优化你的研究方案

试验设计（DOE）是现在集成电路行业常用的一个试验设计方法，它的主要目的是用最少的试验成本找到最优的生产与制造方法。试验设计源于20世纪20年代英国研究育种的科学家R.A.Fisher的研究，而使DOE在工业界得以普及和发展则是Dr.Genechi Taguchi于20世纪40年代发展成的Taguchi方法（Taguchi Method）。

DOE是研究和处理多因子与响应变量关系的一种科学方法。我们知道，一个集成电路的工艺需要达成一个或几个最终的目标（期望值和最小的波动误差），而影响这个或几个目标达成的可变量（输入种类，参数等）有很多个，这些输入变量里，又含有不同的可控制型和不同的影响力，输入参数的最佳选择要通过一系列的试验来验证。如何用最少的成本最快最优地找到最好的输入变量的组合，就是DOE要达成的目标。在集成电路的研发阶段，经常需要做很多试验，以求达到预期的目的。例如希望通过试验达到最佳的氧化层厚度和最小的离散偏差，可调的变量很多，如流量、成分、温度、湿度……要通过试验来摸索工艺条件或配方。如何做试验，其中大有学问。试验设计得好，会事半功倍，反之会事倍功半，甚至劳而无功。

DOE要用简化的试验成本确定出如下问题。

（1）有哪些输入变量会影响输出的结果。

（2）那个（或几个）变量会引起输出变量产生大的动态变化（与目标值的误差）。

（3）那个（或几个）变量会更大的影响输出量的目标值。

（4）得到最好的输入变量组合，以得到最小的动态变化（质量的波动）和预期的目标值。

表8-1所列的DOE例子是使用JMP软件系统设计一套试验方案来优化集成电路的薄膜刻蚀工艺。在集成电路的干法刻蚀工艺中，蚀刻率（Etch Rate）和不均匀性（uniformity）都是非常重要的质量指标。它们的表现与生产过程中的电极间隙（Gap in cm）和功率（Power in W）这两个因素密切相关。通过调整试验条件Gap和Power以达到Etch Rate的预期值（中间值）和最好的uniformity（最小化）。(www.xing528.com)

表8-1　干法刻蚀工艺DOE的输入（因子）和输出（响应）变量表

表8-2是用JMP软件系统按照中心复合设计的原则，定12次运行次数的试验规模以及每次试验时的Gap和Power的具体设置。接着，根据既定的试验计划实施，并且同时收集每次试验时蚀刻率和不均匀性的响应值。将以上结果汇总之后，即可得到JMP文件格式的数据表格。

表8-2　DOE的实验设计表和结果

图8-6　DOE量化分析预测刻画器

然后，运用JMP软件中的“模型拟合”的操作平台，就可以得到生产过程的量化分析预测刻画器，图8-6是一个二维坐标系矩阵。从图中可以观察到输入变量与输出变量之间的变化规律，精确地找到理想的因子设置：gap=1.110417，power=371.0027，它所对应的实际输出因子的结果是：Etch=103.5209，uniformity=1124.607。