集成电路的制程需要几十次光刻，而每次光刻都需要独立的光刻掩膜版。虽然光刻机所占固定资产的总体价格非常昂贵，集成电路制造的光刻流动费用主要是光刻掩膜版。尤其是对于亚微米的90 nm以后的工艺，光刻版的费用在集成电路制造费用中所占的比例明显要高于其他工序。集成电路的整个工序中有几十块光刻版，其中对于某几个关键工艺的光刻板的精度要求非常高，如有源区（Island），多晶硅（poly）及其第一层的金属线（M1）光刻等，因其制版难度高，耗时长，价格也较其他的昂贵得多。
光刻掩膜版的基底多为高纯度的石英玻璃，构成掩膜的材料多为铬，它以溅射或蒸发的方式淀积到圆片上。通常为了减低反射率，会在铬的表面加一层薄的（20 nm）的Cr2O3抗反射膜。选择铬膜形成光刻版的图形，是因为铬膜对光线完全不透明，铬膜的淀积和刻蚀也相对比较容易。通常在掩膜版上形成图形的方法是使用电子束曝光形成图形转移，之后用湿法刻蚀形成带有图形化的铬版。
图4-9表示了一个简单的CMOS工艺前端与后端流程的层数。在当今的集成电路业界，前端工艺和后端金属连线工艺已达数十层，前端工艺包含制作各种精细的MOSFETs晶体管及其他集成器件结构（如MEMS），后端工艺则包含了多达十几层的多层布线以连接和构成复杂的集成电路、功能模块和系统。(www.xing528.com)
图4-9 集成电路工艺所需要的光刻层数
集成电路的层数主要分为前段工艺部分如图4-9中灰色线以下的部分，包括有源器件区（Well，p+和n+）、隔离区（STI）、栅区（poli-Si gate）、欧姆接触（CoSi2）；后端工艺部分是多层的金属连线如图4-9中灰线以上：金属互联层（LI，VIA，Cu）以及绝缘隔离层（PETEOS，SOD）。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
