器件缩小的原理及优势

为了增加IC内电子器件的密度，必须将器件的尺寸缩小，而缩小器件的基本要求是保持器件原来拥有的特性。减小段沟道效应的最佳方法是利用一个比例因子K（＞1）来减小所有尺寸和电压，以保持长沟道的特性，如此所得到的内部电场将会与长沟道MOSFET器件的内部电场相同，其新的器件尺寸将为

对一定值电场而言，器件的工作电压变为

1.器件缩小参数

如图3-19所示，器件其他参数必须做如下变化：

图3-19　器件尺寸缩小K倍

（1）掺杂浓度必须增加为K倍，这可由泊松方程看出，当电位下降K倍（φ′=φ/K）、距离缩小K倍（r′=r/K）时，可得

式中，（φ′/K）=-（ND-NA），与上式比较，可得

（2）电容(www.xing528.com)

（3）漏极电流

（4）延迟时间（delay time）

（5）消耗功率（power dissipation）

（6）功率延迟时间乘积（power delay product）=Pτ∝（1/K2）

（7）电流密度=（I/A）∝K

由式（3-24）可知，当器件缩小K倍时，也要满足VG＞Vt，即栅电压一般要在0.5 V以上；由电流密度=（I/A）∝K可以知道，当器件缩小K倍时，电流密度将增加K倍，为了避免金属导线产生电迁移（electromigration）现象，在做缩小的设计时，电流密度必须小于105A/cm2。因此要考虑p-n结的结深问题，其一般深度在0.3～0.5μm。同时，还要考虑到结深的最小值。

2.器件缩小带来的技术发展

随着器件尺寸的减小，为了提高版图转印的可靠度，干法刻蚀技术取代了湿法化学腐蚀技术。1971年，Irving等人提出了利用CF/02的混合气体来刻蚀硅晶片。同年，Cho提出了另一项重要技术，即分子束外延技术。这项技术可以近乎完美地在原子尺度下控制外延层在垂直方向的组成和掺杂浓度分布。该技术导致了许多光器件和量子器件的发明。

自20世纪80年代初以来，为满足器件尺寸日益缩小的要求，许多新的半导体技术应运而生。其中有三种关键技术，分别是沟槽隔离、化学机械抛光和铜互连线。沟槽隔离技术是1982年由Rung等人提出的，用于隔离CMOS器件。目前这种方法几乎已经取代了所有其他的隔离技术。1989年Davari等人提出化学机械抛光的方法，以实现各层介电层的全面平坦化，这是用于多层金属镀膜的关键技术。在亚微米器件中，有一种很有名的失效机构——电迁移，是指电流流过导线时，引起导线金属离子发生迁移的现象。尽管铝在20世纪60年代初就被用作互连导线，但它在大电流下却有比较严重的电迁移现象。1993年Paraszczak等人提出，当最小特征尺寸接近100 nm时，使用铜互连线代替铝互连线的思想。