降低杂散及时钟噪声：优化3D-A转换引入的方法

DAC误差引起的杂散，随器件非线性特性的不同而不同，其特性很难预测，难以建立一个准确的数学模型给予定性分析，这也是近几年来研究的热点。

但是，还能够看到DAC引起DDS频谱质量变差的原因：①DAC器件有限的分辨率；②DAC的非线性特性；③D-A转换过程中出现的尖峰脉冲。

其中，DAC的有限分辨率同量化误差相类似，也是每增加一位可改善的杂散为6dB。DAC非线性包括差分、积分非线性、D-A转换过程中的尖蜂电流、转换速率受限等特性。DAC的非线性特性对DDS输出谱的影响表现为产生输出频率的谐波分量及这些谐波分量的镜像分量。

由DAC的非线性带来的杂散分量的频点是可以预知的，具体杂散的幅度要由DAC的指标决定。事实上，DAC的杂散抑制问题成为了DDS杂散抑制较差的主要原因之一。

（1）DAC非线性带来的杂散 DAC的非线性是不可避免。DAC的非线性分为差分非线性（Differential Nonlinearity，DNL）和积分非线性（Integral Nonlinearity，INL）。由于DNL和INL的存在，使得查表所得的幅度序列从DAC的输入到输出要经过一个非线性的过程，于是就会产生有用信号正的谐波分量。又因为DDS是一个采样系统，所以这些谐波会以f_o为周期搬移，这些谐波可表示为(www.xing528.com)

f=af_c＋bf_o式中，a和b为任意整数，当谐波f落到奈奎斯特带宽［0，f_o/2］内就会形成对系统有害的杂散频率。

（2）DAC毛刺引起的杂散 DAC的毛刺表示DAC两个输出电平之间的暂态响应的大小，通常以暂态响应区域所决定的面积来表征。这种暂态响应一般与数据位之间的时滞及器件内部逻辑电路的传输延迟不等有关，这样就会引起DAC的输出出现短暂的中间态，并可能在输出谱中增加不必要的能量成分。例如，DAC一般从1变化到0比从0变化到1要快，如果数字量从011111…加到100000…，将会出现中间态000000…，DAC的输出在时域内出现幅度较大而时间很短的尖峰，也就是毛刺，它在输出频谱中以杂散的形式表现出来。

DAC的设计对毛刺的大小有很大影响，设计时应当考虑上升沿、下降沿转换速率的差别，采用去时滞及使内部传输延迟匹配的寄存器，并使器件的主要位分段，这样可使毛刺引起的杂散达到最小。

DAC的非理想特性主要包括动态非线性、静态非线性、有限分辨率及内部闪烁噪声等。DAC的非理想特性难于建模，不同的器件性能各异，只能根据具体的器件参数分别考虑。随着电子制作工艺的迅猛发展，DAC的非理想特性逐渐得到完善，一般可以通过选用高性能的DAC来满足应用的要求。