【摘要】：在这一部分,硬件实现的功能是指各种算法已经在FPGA中得到实现。要在硬件或软件中实现各种功能,并没有通用的设计规则。功能的实现方式取决于特定应用的约束条件。例如,FPGA的开发消耗更多的时间且费用高于软件实现。通常,低级图像处理如滤波器内核或图像统计得益于FPGA的并行资源,尤其是在要求高吞吐量的情况下。如果希望在大的图像区域内随机访问像素,在多数情况下基于FPGA来实现这种要求所付出的代价是很高的。
在这一部分,硬件实现的功能是指各种算法已经在FPGA中得到实现。要在硬件或软件中实现各种功能,并没有通用的设计规则。功能的实现方式取决于特定应用的约束条件。技术要求并不总是决定性因素。例如,FPGA的开发消耗更多的时间且费用高于软件实现。另一方面,许多图像处理算法在FPGA上执行得比在DSP上要快得多[212]。通常,低级图像处理如滤波器内核或图像统计得益于FPGA的并行资源,尤其是在要求高吞吐量的情况下。如果希望在大的图像区域内随机访问像素,在多数情况下基于FPGA来实现这种要求所付出的代价是很高的。这时往往需要选择合适的算法,允许将大图像分割成更小的片（根据FPGA的资源应该对片的尺寸进行优化）并可以一片接一片的进行处理。简言之,FPGA的主要优点包括巨大的输入输出带宽,以及其大规模并行处理的潜力[199]。
基于FPGA进行高性能智能摄像机设计时,要用到两种并行化的方法（数据并行和算法并行[137]）。例如,在特征值提取阶段（图7.6）的流水线设计中充分利用了算法的并行性,同时摄像机性能也得益于数据的并行性,因为图像的高低频部分是同时被处理的。(www.xing528.com)
FPGA函数的实现包括以下步骤,如图7.4所示：MX阶段,图像调节阶段,特征值提取阶段,以及检测阶段。相关的详细说明,请参见参考文献[194,195,67,198,199,156]。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
