JK触发器：功能和应用介绍

1.同步JK触发器

在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。同步JK触发器是在基本触发器的基础上加上触发导引电路构成的时钟控制触发器，是同步触发器的一种。

(1)电路组成及符号

同步JK触发器是在基本RS触发器的基础上增加两个控制门及一个控制信号，让输入信号经过控制门传送，其逻辑电路图及逻辑符号如图5-10所示。

图5-10 同步JK触发器的逻辑电路图和逻辑符号

从图5-10(a)中可以看出，与非门G1、G2组成基本RS触发器;与非门G3、G4是控制门，构成触发导引电路，在CP信号的控制下决定输入信号J、K能否送入触发器。图5-10(b)中的CP为时钟信号控制端，J、K为信号输入端，和Q为输出端。

(2)逻辑功能分析

同步JK触发器逻辑功能分析如下。

①CP=0时，门G3、G4被封锁，不论输入信号J、K如何变化，触发器输出状态不变。

②CP=1时，门G3、G4被打开，触发器的状态随输入信号由J、K状态决定。

根据与非门和基本RS触发器的逻辑功能，可以分析出同步JK触发器的功能真值表如表5-7所示。

表5-7 同步JK触发器功能真值表

续表

(3)动作特点

同步JK触发器有如下动作特点。

①时钟电平控制。在CP=1期间接收输入信号，CP=0期间不接收输入信号。与基本RS触发器相比，对触发器状态的转变增加了时间控制。CP=0期间，状态保持不变，但在CP=1期间，输入信号的多次变化，都会引起触发器的“空翻”，降低了触发器的抗干扰能力。

②与同步RS触发器相比，使用时无输入信号约束条件，触发器不会出现不确定状态。

(4)特性方程

同步JK触发器的特性方程为

(5)工作波形图

同步JK触发器的工作波形图如图5-11所示。

图5-11 同步JK触发器工作波形图(www.xing528.com)

(6)状态转换图

同步JK触发器状态转换图如图5-12所示。

图5-12 同步JK触发器状态转换图

2.边沿JK触发器

采用同步触发方式，可以解决触发器工作同步的问题，但在CP=1期间，存在触发器“空翻”现象，抗干扰能力低。边沿触发器不仅解决同步触发器的“空翻”问题，而且仅在CP上升沿或下降沿时刻才对输入信号响应，有较强的抗干扰能力。

边沿触发器的触发方式有CP上升沿(前沿)触发和CP下降沿(后沿)触发两种，同名称的触发器功能相同，下面以下降沿JK触发器为例介绍边沿触发器。

(1)常用芯片及符号

边沿JK触发器常用的集成电路有74LS112、CC4027和74LS276等。图5-13(a)所示为74LS112双JK触发器，其内含两个具有独立复位功能的JK触发器。图5-13(b)所示为边沿触发器的逻辑符号。为了区别电平触发，在逻辑符号CP端方框内侧增加符号“∧”，以表示边沿触发。逻辑符号下方的圆圈“○”表示下降沿。

图5-13 74LS112引脚图及边沿JK触发器逻辑符号

(2)逻辑功能分析

74LS112双下边沿JK触发器的功能真值表如表5-8所示。

表5-8 边沿JK触发器功能真值表

(3)动作特点

边沿JK触发器具有如下的动作特点。

①在稳定的CP=1和CP=0期间，触发器的状态保持不变。

②具有置0、置1、保持和翻转4种功能。

③只有在时钟信号的上升沿或下降沿到达时刻，触发器状态才发生变化，触发器的次态由时钟信号的上升沿或下降沿到达时刻J、K的状态及触发器现态Qn决定，而之前之后输入信号的变化对触发器的状态没有影响。正因如此，边沿触发器有效地解决了触发器“空翻”的问题，大大提高了抗干扰能力。

(4)逻辑功能分析

由功能真值表5-8可以看出，前两行是异步置位(置1)和复位(置0)工作状态，它们无须在CP脉冲的同步控制下工作，称为“异步”。在及CP下降沿时实现JK触发器的功能。边沿JK触发器的特性方程为

(5)工作波形图

边沿JK触发器的工作波形图如图5-14所示。

图5-14 边沿JK触发器的工作波形图