首页 理论教育 拓展进阶:使用集成逻辑电路的注意事项优化

拓展进阶:使用集成逻辑电路的注意事项优化

时间:2023-06-15 理论教育 版权反馈
【摘要】:这种数字集成电路的电源电压均有一定的工作范围,不允许超出其范围;否则会影响集成电路的正常工作或损坏集成电路。TTL电路的输出端所接负载,不能超过规定的扇出系数。具体来说,或门、或非门等TTL电路的多余输入端不能悬空,只能接地。要在电路切断电源的情况下,插拔和焊接集成电路;否则容易损坏集成电路。74HCCMOS系列数字集成电路的工作电压为2~6V。

拓展进阶:使用集成逻辑电路的注意事项优化

1.TTL集成逻辑电路

(1)工作电压。这种数字集成电路电源电压均有一定的工作范围,不允许超出其范围;否则会影响集成电路的正常工作或损坏集成电路。TTL系列数字集成电路的工作电压为4.75~5.25V。工作电压的正负极性不能接错,操作时一定要注意这一问题。

(2)TTL输出端。TTL电路(OC门和三态门除外)的输出端不允许并联使用,也不允许直接与+5V电源或地线相连;否则,将会使电路的逻辑混乱并损坏器件。TTL电路的输出端所接负载,不能超过规定的扇出系数。

(3)TTL输入端。TTL电路输入端外接电阻要慎重,对外接电阻的阻值有特别要求;否则会影响电路的正常工作。

(4)门电路多余输入端的处理。对于门电路多余输入端的处理原则是不改变电路应该完成的逻辑功能和确保电路稳定可靠地工作。输入端可以串入1只100Ω~10kΩ的电阻或直接接电源电压+VCC来获得高电平输入,直接接地来获得低电平输入。具体来说,或门、或非门等TTL电路的多余输入端不能悬空,只能接地。与门与非门等TTL电路的多余输入端可以悬空(相当于接高电平),但因悬空时对地呈现的阻抗很高,容易受到外界干扰。如果不悬空可将它们直接接电源+VCC或与其他输入端并联使用,以增加电路的可靠性,但与其他输入端并联时,对信号的驱动电流的要求增加了。

(5)电源滤波。TTL器件的高速切换,将产生电流跳变,其幅度为4~5mA,该电流在公共走线上的压降会引起噪声干扰,因此要尽量缩短地线减小干扰。一般可在电源输入端并接1个100μF的电容作为低频滤波,在每块集成电路电源的输入端并接一个0.01~0.1μF的电容作为高频滤波。

(6)严禁带电操作。要在电路切断电源的情况下,插拔和焊接集成电路;否则容易损坏集成电路。

2.CMOS集成电路(www.xing528.com)

(1)工作电压。4000/4500系列数字集成电路的电源电压为3~18V。74HCCMOS系列数字集成电路的工作电压为2~6V。VDD接电源正极,VSS接电源负极(通常接地),不能反接。在装接电路、插拔电路器件时,必须切断电源,严禁带电操作。

(2)避免静电损坏。由于MOS器件输入电阻大(1010Ω以上),输入电容小(1~2pF),如果一些容量较大的带电体同MOS器件接触,那么MOS管栅极电容将通过静电感应产生电荷,由于栅极、衬底之间电容C很小(几个pF),因此,即使感应少量电荷也会产生较高的感应电压,该电压会把极薄的MOS管栅极绝缘层击穿,造成器件损坏。所以在存放、运输、高温老化过程中,器件应藏于接触良好的金属屏蔽盒内或用金属铝箔纸包装好,以防止外来感应电势将栅极击穿。

(3)多余或暂时不用输入端的处理。CMOS电路的输入阻抗高,易受外界干扰信号的影响,所以CMOS电路多余或暂时不用的输入端不允许悬空。多余或暂时不用输入端应按照逻辑要求接电源+VDD(与门、与非门)或VSS(或门、或非门)、或与其他输入端并联使用。否则不仅会造成逻辑功能混乱,而且容易损坏器件。

(4)输出端。输出端不允许直接与VDD或VSS连接;否则将导致器件损坏。同TTL电路一样,凡是具有推挽输出特性的CMOS电路,输出端都不能并联使用。但是,同一种类门电路的输入端和输出端分别并联则是允许的。

(5)输入信号。器件的输入信号ui不允许超出电源电压范围(VDD~VSS),或者说输入端的电流不得超过±10mA,若不能保证这一点,则必须在输入端串联限流电阻起保护作用。CMOS电路的电源应先接通,然后再接通输入信号;否则会破坏输入端的结构。关断电源之前,应先撤去输入信号,再关断电源。若信号源与电路板使用两组电源供电,开机时应先接通电路板电源,再接通信号源电源;关机时应先断开信号源电源,再断开电路板电源。

(6)接地。所有测试仪器,外壳必须良好接地。若信号源需要换挡,则最好先将其输出幅度调到最小。寻找故障时,若需将CMOS电路的输入端与前级输出端脱开,则应用50~100kΩ的电阻将输入端与地或电源相连。焊接时不能使用25W以上的电烙铁,且电烙铁外壳必须接地良好,焊接时间不宜过长。

免责声明:以上内容源自网络,版权归原作者所有,如有侵犯您的原创版权请告知,我们将尽快删除相关内容。

我要反馈