电子秒表的组成与功能

2.4.1　基础实验

一、实验目的

1．学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。

2．掌握电子秒表的工作原理。

3．进行小型数字综合系统的初步训练。

4．掌握调试电路、排除电路故障的正确方法。

二、实验仪器与器材

1．直流稳压电源一台

2．双踪示波器一台

3．数字逻辑实验箱一台

4．低频信号源一台

5．“电子秒表”底板一块

三、预习要求

1．复习数字电路中的RS触发器、单稳态触发器、时钟发生器及计数器等器件的使用。

2．除了本实验中所采用的时钟源外，还可选用另外两种不同类型的时钟源，可供本实验用。

3．画出电路图，选取元器件。

4．列出电子秒表单元电路的测试表格。

5．列出调试电子秒表的步骤。

4．回答预习思考题

（1）实验中的电子秒表能实现的功能有哪些？

（2）启动和停止单元采用的是什么电路？它是如何控制秒表启动和停止计数的？

（3）单稳态触发器在电路中的作用？

（4）计数器为什么要采用74X90和74X92两种计数器芯片？

四、实验原理

1．电子秒表的功能

（1）数字式秒表实现简单的计时与显示，按下启动键清零并开始计时，按下停止键，计时停止。

（2）具有“分”（0～9）、“秒”（00～59）、“十分之一秒”（0～9）数字显示，分辨率为0.1秒。计时范围从0分0秒0到9分59秒9。

由于显示的时间的最小单位是0.1秒，所以选取计时模块的时间脉冲为10Hz。

2．电子秒表的构成

如图2.4.1所示为电子秒表的构成框图。利用555设计一个多谐振荡器，其产生的秒脉冲触发74LS90计数，计时部分的计数器由分频、0.1秒位、秒个位、秒十位和分个位五个计数器组成，最后通过CD4511显示译码在数码管上显示输出。由启动和停止电路控制启动和停止秒表。

图2.4.1　电子秒表的组成框图

（1）脉冲源。用555定时器构成的多谐振荡器，是一种性能较好的时钟源。输出端产生频率为50Hz的矩形波信号。

（2）分频器电路。分频器电路将50Hz的矩形波信号经五次分频后得到10Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。

（3）启动和停止电路。按下启动键，秒表开始清零计时。按下停止键，计时停止。

基本RS触发器为启动和停止秒表提供控制信号。

（4）脉冲整形电路。将启动和停止电路输出的不规则脉冲整形为具有一定幅度和一定宽度的脉冲，为计数器提供清零信号。本设计用微分型单稳态触发器实现。

（5）时间计数器电路。时间计数电路由0.1秒位计数器及秒个位和秒十位计数器及分个位计数器电路构成，其中秒个位和秒十位计数器构成60进制计数器，0.1秒位和分个位为10进制计数器。

（6）译码驱动电路。译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

（7）数码管。数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管。

3．电子秒表的工作原理

（1）脉冲源电路

多谐振荡器也称为无稳态触发器，它没有稳定状态，同时无须外加触发脉冲，就能输出一定频率的矩形脉冲（自激振荡）。用555实现多谐振荡，需要外接电阻R₁、R₂和电容C。其电路如图2.4.2所示。

图2.4.2　555构成多谐振荡器电路

（2）分频器电路

通常数字钟的晶体振荡器输出频率较高，为了得到0.1Hz的秒信号输入，需要对振荡器的输出信号进行分频。需要设计一个五进制计数器，对频率为50Hz的时钟脉冲进行五分频，在输出端Q_D取得周期为0.1秒的矩形脉冲，作为时间计数单元的时钟输入。用集成异步计数器74LS90实现，其电路如图2.4.3所示。

图2.4.3　74LS90构成五进制计数器

（3）时间计数单元

时间计数单元有时计数、分计数和秒计数等几个部分。

要实现0.1秒计数，需要设计一个10进制计数器；要实现秒计数，需要设计一个60进制计数器；要实现分计数，需要设计一个10进制计数器，这里选用74LS90实现。

集成异步计数器74LS90（如图2.4.4所示）简介。

图2.4.4　74LS90引脚图

表2.4.1　74LS90功能表

74LS90是异步二-五-十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。图2.4.4为74LS90引脚排列，表2.4.1为功能表。

通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R₀（1）、R₀（2）对计数器清零，借助S₉（1）、S₉（2）将计数器置9。其具体功能详述如下：

a．计数脉冲从CP₁输入，Q_A作为输出端，为二进制计数器。

b．计数脉冲从CP₂输入，Q_DQ_CQ_B作为输出端，为异步五进制加法计数器。

c．若将CP₂和Q_A相连，计数脉冲由CP₁输入，Q_D、Q_C、Q_B、Q_A作为输出端，则构成异步8421码十进制加法计数器。

d．若将CP₁与Q_D相连，计数脉冲由CP₂输入，Q_A、Q_D、Q_C、Q_B作为输出端，则构成异步5421码十进制加法计数器。

e．清零、置9功能。

异步清零：

当R₀（1）、R₀（2）均为“1”；S₉（1）、S₉（2）中有“0”时，实现异步清零功能，即Q_DQ_CQ_BQ_A=0000。

置9功能：

当S₉（1）、S₉（2）均为“1”；R₀（1）、R₀（2）中有“0”时，实现置9功能，即Q_DQ_CQ_BQ_A=1001。

十分之一秒计数器和分计数器是十进制，所以只需要将74LS90接成十进制即可。电路图如图2.4.5所示。

图2.4.5　74LS90构成十进制计数器

异步计数器的级联：

多片计数器以一定方式连接，可扩展计数范围，这就是计数器的“级联”。

异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数。异步计数器的级联是串接方式，即将最低位计数器的计数输入端接计数脉冲，其他各位计数器的计数输入端接相邻低位计数器的进位输出端（下跳沿计数器）。

74LS90是二-五十进制计数器，所以设计一个六十进制秒计数器要用两个74LS90，当计数状态一到01011001立即清零。但是用90实现六进制时须将Q_CQ_A分别接R₀（1）、R₀（2），占用清零端。这样由启动停止电路输出的控制信号就无法接到R₀（1）、R₀（2）处对秒表进行控制。所以本设计中改用74LS92实现六进制计数。

2/6分频异步加法计数器74LS92简介：(www.xing528.com)

异步计数器74LS92是异步二-六-十二进制加法计数器，即CPA和Q_A构成二进制计数器，CPB和Q_B、Q_C和Q_D组成六进制计数器。当Q_A输出同CPB相连，计数脉冲从CPA输入74LS92构成十二进制计数器，此时输出如功能表2.4.2和表2.4.3所示。清零输入高电平有效。74LS92的引脚如图2.4.6所示。

表2.4.2　74LS92复位计数功能表

注：1=高电平　0=低电平　X=不定。

表2.4.3　74LS92计数顺序表

注：输出Q_A与CPB相连接

图2.4.6　74LS92引脚图

74LS92固有的六进制计数器Q_DQ_CQ_B的计数循环为000、001、010、100、101、110，即十进制的0-1-2-4-5-6循环计数序列，计数顺序和时钟计数要求的输出每次递增1的计数顺序并不符合，所以构成实验所需的60进制计数器不能直接采用74LS92固有的六进制计数器。观察74LS92的计数顺序表，可以发现低三位Q_CQ_BQ_A的输出就是一个输出每次递增1的六进制的加法计数器。

所以六十进制计数器电路图如图2.4.7所示。将74LS92的CP₂和Q_A相连，先构成十二进制形式，由低三位Q_CQ_BQ_A输出构成输出序列的六进制计数器，输出序列为000、001、010、011、100、101、110，即十进制的0-1-2-3-4-5循环计数序列。用74LS90构成的10进制计数器和74LS92构成的六进制计数器相级联构成六十进制计数器。

图2.4.7　74LS92及74LS90构成六十进制计数器

（4）译码驱动及显示单元

计数器实现了对时间的累计，以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。

本设计用的CD4511是用于驱动共阴LED显示器的BCD-8421码七段译码器。本设计中用了4个CD4511，可分别显示0.1～0.9秒；00～59秒；0～9分计时。

（5）启动和停止电路单元

用集成与非门构成的基本RS触发器作为启动和停止秒表工作的电路。它的一路输出作为单稳态触发器的输入用以提供计数器的清零信号，另一路输出Q作为与非门IC₁的4脚输入控制信号用以提供计数器的计数脉冲信号。按一下启动按钮，Q=1，，则计数器清零后便开始计时，如不需要计时或暂停计时，按一下停止按钮，Q=0，，计时即停止。

电路图如图2.4.8所示。

图2.4.8　RS触发器电路

（6）整形延时电路单元

将启动和停止电路Q端输出的不规则脉冲整形为具有一定幅度和一定宽度的脉冲，为计数器提供清零信号。按下以上RS触发器的启动键，当Q由1变为0，送出负脉冲，启动单稳态触发器工作，在B点产生一暂稳态信号（正脉冲），提供给74LS90/92短暂清零。

本电路用微分型单稳态触发器实现。电路图和波形图如图2.4.9和图2.4.10所示。

图2.4.9　单稳态触发器电路图

图2.4.10　单稳态触发器波形

总电路图如图2.4.11所示。

图2.4.11　电子秒表总电路图

按下停止按钮，则与非门IC_1-1输出，与非门IC_1-2输出Q=0；松开停止按钮，Q、状态保持不变。再按下启动按钮，则Q由0变为1，与非门IC_1-3开启，为计数器启动做好准备。由1变0，送出负脉冲，启动单稳态触发器工作，通过非门加到计数器的清零端R₀（1），为计数器提供清零信号。555输出50Hz的矩形波信号送IC₄经五分频，在IC₄的Q_D端取得周期为0.1s的矩形脉冲，作为计数器IC₅的时钟输入。IC₅、IC₆、IC₇、IC₈依次接成8421码十进制、六十进制、十进制计数器，其输出与译码显示单元的相应输入端连接，可显示0.1～0.9s、00～59s和0～9分计时。如不需要计时或暂停计时，按一下停止按钮，与非门IC_1-3关闭，计时立即停止，但数码管保留所计时之值。

五、实验任务及要求

实验时，应按照实验任务的次序，将各单元电路逐个进行接线和调试，即分别测试基本RS触发器、单稳态触发器、时钟发生器及计数器的逻辑功能，待各单元电路工作正常后，再将有关电路逐级连接起来进行测试……直到测试电子秒表整个电路的功能。

这样的测试方法有利于检查和排除故障，保证实验顺利进行。

实验任务：

1．计数器的测试。

（1）将IC₄接成五进制计数器。R_O(1)（即B点）接地，CKB接1Hz的TTL信号，输出Q_D～Q_B接实验板上译码显示输入端C、B、A，将译码显示电路LED的值记入表2.4.4中。

表2.4.4　五进制计数器实验电路测试表

（2）将IC₅接成8421BCD码十进制计数器。CKA接1Hz的TTL信号，将译码显示电路LED的值记入表2.4.5中。

表2.4.5　十进制计数器实验电路测试表

（3）设计实验电路将IC₅、IC₆接成二十进制计数器。画出实验电路连接图。CKA接1Hz的TTL信号，将译码显示电路LED的值记入表2.4.6中。

表2.4.6　二十进制计数器实验电路测试表

（4）用IC₇构成六进制计数器，计数序列为0，1，2，3，4，5。将IC₇先接成十二进制形式，CKA接1kHz TTL信号，用示波器测试并观察其输出六进制(Q_C、Q_B、Q_A)的波形，记录CP和输出波形及其幅度和周期。

图2.4.12　 六进制计数器波形图

（5）将计数器IC₆、IC₇级联成六十进制计数器，CKA接1Hz的TTL信号，将译码显示电路LED的值记入表2.4.7中。

表2.4.7　六十进制计数器实验电路测试表

2．启动停止单元电路的测试。

分别按下RS触发器构成的启动停止控制单元的启动键和停止键，用示波器观测输出Q和，将Q和的值填入表2.4.8中。

表2.4.8　启动停止控制单元电路功能测试表

3．单稳态触发器的测试。

输入端接1kHz连续脉冲，用示波器观察并画出A点、B点的波形，记录输入输出波形的周期和输出正脉冲宽度。

4．时钟发生器的测试。

用示波器观察记录输出电压波形并测量其频率，调节R_W1，观察R_W1对输出频率的影响。

5．电子秒表的整体测试。

各单元电路测试正常后，按总图把几个单元电路连接起来，进行电子秒表的总体测试。

先按一下停止按钮，此时电子秒表不工作，再按一下启动按钮，则计数器清零后便开始计时，观察数码管显示计数情况是否正常，如不需要计时或暂停计时，按一下停止按钮，计时立即停止，但数码管保留所计时之值。观察电子秒表工作是否正常。

6．电子秒表准确度的测试。

利用电子钟或手表的秒计时或用频率计对电子秒表进行校准。

六、实验中的常见故障及解决办法

现象1：计数器有计数脉冲输入但不计数，始终显示0。

解决办法：统一清零端即B点要接地，否则电路一直处于清零状态。

现象2：按启动键后，计数器输出显示不清零即开始计数。

解决办法：可能单稳态触发器没有输出清零信号。检查相关电路连线。

现象3：五进制计数器已开始工作，但LED始终显示8字形，不能显示0～5。

解决方法：输入时钟频率太高，应改为1Hz。

现象4：六进制计数器输出显示不正确。

解决方法：计数器输出只看Q_A，Q_B，Q_C。Q_D不用接。

七、实验报告中的数据要求

1．用示波器双踪测试输入输出波形，并画出波形图时应标明参数。

2．根据实验结果分析各个电路的工作原理。

3．总结各个测试结果的结论，分析并总结实验中易发生的错误。

八、思考题

1．异步计数器74LS90/92有没有专门的进位信号输出端？两片74LS90级联时，高位片和低位片应如何连接？

2．实验电路中RS触发器的输出Q和Q’是如何控制秒表开始计数和停止计数的？

3．该电子秒表实验电路能实现暂停计数功能吗？如何实现？